2.1 Verilog HDL的语言要素
Verilog HDL语法来源于C语言基本的语法，其基本此法约定 与C
语言类似。
程序的语言要素称为语法，是由符号、数据类型、运算符和表 达式构成的，其中符号包括空白符、注释符、和转义标示符、关键 字、数值等。
2.1.1空白符
空白符包括空格符（\\b ），制表符（\\t）、换行符和换页符。空 白符使代码看起来结构清晰，阅读起来更方便。在编译过程中，空 白符被忽略。
2.1.2注释符
Verilog HDL语言允许插入注释，标明程序代码功能、修改、版本等 信息，
以增强程序的可阅读性和帮助管理文档。
Verilog HDL有两种注释方式
1）单行注释： 单行注释以“ ”开始，Verilog HDL忽略从此处到行尾
的内容
2）多行注释： 多行注释以“ ”开始，到*/”结束，Verilog忽略其中
的注释内容
2.1.3标识符和转义字符
在Verilog HDL中，标识符(Identifier )被用来命令信号名、模 块名、参数名等。它可以使任意一组字母、数字、$符号和_符号的 组合。应该注意
专业.专注
的是，标识符的字符区分大小写，并且第一个字符 必须是字母或者下划线
Verilog HDL规定了转义标识符 (Escaped Identifier )。采用转义字 符可以
在一条标识符中包含任何可打印的字符
。转义标识符以“ ”
(反斜线)符号开头，以空白符结尾(空白可以是 一个空格、一个 制表符或者换行符)
2. 1.4关键字
Verilog HDL语言内部已经使用的词称为关键字或保留字 ，它 是Verilog HDL语言的内部专用词，是事先定义好的确认符，用来组 织语言结
构的。需要注意的是，在Verilog HDL中，保留字都是小 写的。
专业.专注
2.1.5数值
Verilog HDL有四种基本的逻辑数值状态，用数字或字符表达数 字电路
中传送的逻辑状态和存储信息。Verilog HDL逻辑数值中，x 和z都不区分大小写。也就是说，0x1z和值）0X1Z是等同的。
Verilog HDL中有四值电平逻辑如表 状态 含义 低电平、逻辑0、假” 高电平，逻辑1或真” 不确定或未知的逻辑状态 高阻态 0 1 X或x Z或Z 1. 数值及其表示
Verilog HDL中的整数可以是二进制、八进制、十进制、十六进
制。 数制 二进制 八进制 十进制 十六进制 基数符号 合法标识符 B或b O或o D或d H或h 0、 1、 x、 X、 Z、 z、？、 _ 0~7、X、X、Z、z、？、_ 0~9、_ 0~9、a~f、A~F、X、X、Z、z、？、_ 需要注意的是
专业.专注
Verilog基本知识
