基于FPGA的MDDI数据处理电路实现
李 勇 1,魏廷存2,郑海林1
【摘 要】摘要：介绍了一种基于FPGA的MDDI(mobile display digital interface)数据处理电路设计；基于单片集成AM-OLED驱动控制芯片的设计需求以及并行数据总线在移动显示设备上存在的不足，设计了MDDI数据处理电路；MDDI作为一种高速串行移动显示数字接口标准，具有连线数量少，信号传输可靠性高，低功耗等特点，广泛应用于移动显示终端领域；所设计的MDDI Type2主端数据处理电路采用两级状态机控制内部电路，主状态机用于控制从状态机的状态切换，从状态机则用于实现MDDI数据的生成；通过加入可配置寄存器，实现对数据包生成和接口模式的控制；采用Verilog语言编写RTL级代码实现MDDI Type2数据处理电路软核；使用Xilinx工具综合的结果表明，该数据处理电路能够支持480-RGB×320、26万色的AM-OLED显示屏，数据传输速率可达180 Mbps，其性能指标满足系统设计要求。 【期刊名称】计算机测量与控制 【年(卷),期】2017(025)003 【总页数】5
【关键词】移动显示数字接口；数据处理电路；有源-有机发光二极管驱动芯片；串行接口
【文献来源】
https://www.zhangqiaokeyan.com/academic-journal-cn_computer-measurement-
control_thesis/0201242098912.html
0 引言
AM-OLED(active matrix-organic light emitting diode，有源-有机发光二极
管)，具有响应速度快、高画质、低功耗以及轻薄的特点，被公认为下一代平板显示的主流技术[1-2]。近年来，随着AM-OLED的制造工艺和量产技术不断进步，AM-OLED已成功应用于手机、数码相机、平板电视等消费类电子产品中。随着显示屏的尺寸、分辨率和颜色数的不断增加，主机与显示屏之间的数据传输量也急剧增加。为此，在手机等便携式显示产品中，面向VESA(video electronics standards association)的高速串行接口MDDI(mobile display digital interface)得到了越来越广泛的应用[3]。
MDDI作为一种新型的高速串行数据接口，具有连线少、传输数据速度快和低功耗的特点，在驱动芯片中作为主机与显示屏之间的高速数据通信接口。根据MDDI协议，主端数据处理电路的功能是，接收微处理器写入的控制信号和数据信号，数据处理电路生成符合协议的控制数据包和显示数据包，并通过LVDS接口发送给MDDI客户端。基于单片集成AM-OLED驱动控制芯片的设计需求，设计了MDDI的主端数据处理电路，可作为IP核应用于AM-OLED驱动控制芯片中。
1 MDDI概述
图1所示为MDDI主端和客端连接示意图。数据从主端向客端发送为前向链接，从客端向主端发送为反向链接。MDDI对数据传输的物理层和链接层都做了明确的规定。
物理层上，MDDI采用LVDS(low-voltage differential signaling)技术。与传统的LVDS接口不同的是，MDDI在信号传输之前采用数据-触发编码对时钟进行编码，在通道中实际传输的是数据MDDI_Data0和经过数据-触发编码的MDDI_Stb信号。客端通过将接收到的MDDI_Data0与MDDI_Stb信号进行
异或操作，就可将包含在Data0和Stb信号线上的时钟信息恢复，恢复后的时钟信号频率为主端发送频率的1/2。与LVDS接口中直接传输数据和时钟相比，MDDI显著提高了高速数据传输时的抗干扰能力。
链接层上，MDDI协议规定了40多种类型的数据包，这些数据包用于实现包括显示屏在内的许多外设同主机间的数据通信。MDDI数据包由数据包长度、数据包类型、数据和CRC校验位4个部分组成[4]。图2所示为数据包和帧结构。
根据系统设计的需要，所设计的电路支持5种前向传输数据包与4种反向传输数据包，表1所示为这9种数据包的名称与作用。
Video Stream Packet用于传输图像显示数据；Register Access Packet用于初始化寄存器配置信息；Round-Trip Delay Measurement Packet用于测量环路传输延时；Reverse Link Encapsulation Packet用于反向数据的传输；Client Capability Packet与Client Request and Status Packet则是客端发送给主端用于配置主客端链接的数据包。
2 MDDI主端数据处理电路的系统结构
本文设计的MDDI数据处理电路应用于MDDI的主端，它接收MCU写入的图像数据和控制信息，并根据控制信息产生相应的数据包，完成数据发送。图3所示为本文设计的MDDI(Type2)主端数据处理电路的系统结构框图。该系统主要由特殊功能寄存器(SFR)、先进先出存储器(FIFO)、唤醒电路(Wake-up Checker)、链接控制器(Link Controller)、CRC校验电路(CRC Block)、串行发送模块(TX Driver)和并行接收模块(RX Driver)等构成。
MDDI主机可作为IP核挂载在微处理器总线上。微处理器通过地址总线和数据
基于FPGA的MDDI数据处理电路实现
