一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图：
由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。
下面，先分析组成P0口的各个部分：
先看输入缓冲器：在P0口中，有两个三态的缓冲器，在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），上面一个是读锁存器的缓冲器，下面一个是读引脚的缓冲器，读取P0.X引脚上的数据，要使这个三态缓冲器有效，引脚上的数据才会传输到部数据总线上。
D锁存器：在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。
多路开关：在51单片机中，不需要外扩展存储器时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（部没有ROM）的单片机或者编写的程序超过了单片机部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。
输出驱动部份：P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。
DOC格式.
P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），V1管截止，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。作为地址/数据线使用时，多路开关的控制信号为1，V1管由地址/数据线决定，多路开关与地址/数据线连接。 输出过程：
1、I/O输出工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。这时多路开关的控制信号为低电平0，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。
下图就是由部数据总线向P0口输出数据的流程图（红色箭头）。
2、地址输出过程
控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。
DOC格式.
反之，控制信号为“1”、地址信号为“1”，“与门”输出为高电平，V1管导通；反相器输出低电平，V2管截止，输出引脚的地址信号为高电平。请看下图（兰色字体为电平）：
可见，在输出“地址/数据”信息时，V1、V2管是交替导通的，负载能力很强，可以直接与外设存储器相连，无须增加总线驱动器。 3、作为数据总线的输出过程
DOC格式.
单片机IO口结构与工作原理
