多速率采样中的CIC滤波器设计与分析
冯维婷
【摘 要】CIC滤波器是常用于多速率采样抽取或内插过程中的高效滤波器，具有结构简单，易于工程实现的特点。以提高采样速率为例，首先介绍了内插理论和CIC滤波器原理，重点给出了CIC滤波器设计方法，并分析了CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响，仿真结果验证了设计方法的有效性和可行性。 【期刊名称】现代电子技术 【年(卷),期】2007(030)014 【总页数】3
【关键词】多速率采样；抽取；内插；CIC滤波器
1 引 言
采样速率转换是数字信号处理领域中一个重要组成部分，即要求一个数字系统能工作在多采样率状态。多采样率的定义就是对原始采样序列x(n)直接进行再次采样，以得到新的数据。多速率采样理论以“抽取”和“内插”为基础。抽取是降低采样率以去掉多余数据的过程，而内插则是提高采样率以增加数据的过程。在这两个过程中都必须有数字滤波器以满足设计的需要，而CIC滤波器作为一种高效滤波器常用于抽取或内插的实现之中。本文以内插过程为例，分析研究CIC滤波器实现。
2 内插理论
I倍内插是指在两个原始采样点之间插入(I-1)个0值。若设原始采样序列为x(n)，则内插后的序列xI(m)为：
(1)
在信号理论中，对序列x(n)进行整数倍内插，相当于对原序列在时域进行扩展。仿真I=5时的时域波形如图1所示，图1中横坐标为采样点数，图1(a)原采样序列为三角序列。
对内插前后的两序列进行频谱分析。设原序列采样频率fs=10 kHz，I=5。图2为图1中两序列的频谱图。
由图2可见，内插前谱的最高频率为5 kHz，内插后谱的最高频率为25 kHz，即I倍内插使原序列的采样频率fs，提高为I·fs。所以，内插提高了信号的采样速率。图2(b)的谱图中，由于正、负频率具有对称性，以正频率为例，0～5 kHz之间的频谱为原序列x(n)的基带频谱，而5～25 kHz为基带频谱的高频搬移分量和镜像分量。为了能够正确地恢复原信号，必须对内插后的序列进行低通滤波，以滤除高频分量。因此，完整的内插系统应是先内插，接着通过一个低通滤波器。内插的序列xI(m)经低通滤波器后将原来插入的零值点准确地变成了原采样序列x(n)的内插值点，使原始信号的时域分辨率得到提高。
3 CIC滤波器原理
CIC(Cascade Integrator Comb)Filter，即级联积分梳状滤波器，是一种在多速率信号处理中广泛应用的高效抽取或内插滤波器。他具有只需加法器，不需要乘法器，运算速度快，易于工程实现等特点。CIC滤波器的系统函数为： =[HI(z)·HC(z)]N (2)
其中D为CIC滤波器的阶数，N为级联级数。式(2)中是积分器，HC(z)=1-z-D是梳状滤波器。CIC滤波器是积分器和梳状滤波器的N级级联，故此得名。
由式(2)知，系统函数在z=1的零极点对消，系统只有零点，没有极点，故CIC滤波器实质上是FIR滤波器，具有系统稳定和线性相位的优点。将z=ejω代入式(2)可得其幅频特性： (3)
CIC滤波器的幅频特性如图3所示。
单级级联的CIC滤波器幅频特性具有较高的旁瓣，可以用多级CIC滤波器的级联来降低旁瓣，改善阻带衰减特性。若取CIC滤波器阶数D，等于内插倍数I，则经等效变换，在实际应用中的内插CIC滤波器级联如图4所示：
4 CIC滤波器设计
所要设计的低通型N级级联D阶CIC滤波器主要参数有：滤波器阶数(或内插倍数)D，级联级数N和通带截止频率fp。下面推导这些参数和通带最大衰减αp和旁瓣抑制比αa之间的关系。设采样频率为fs，归一化角频率ωp=2πfp/fs。
先推导旁瓣抑制比αa。由图3可知，|H(eiω)|的过零点位置为的整数倍处，其中第一个旁瓣的峰值出现在处，对应的衰减就是αa。 (4)
经推导后，得αa=13.46 N(dB)。可见，N=1，单级CIC滤波器的旁瓣最小衰减为13.46 dB，阻带衰减很差，难以满足实际需要。当N=5时，αa=67.3 dB，基本能满足实际要求。
再推导通带最大衰减αp。由αp的定义： (5) αp
多速率采样中的CIC滤波器设计与分析
