FPGA上分布式Viterbi译码器实现技术

FPGA上分布式Viterbi译码器实现技术

阮铭;徐友云;罗汉文

【期刊名称】《通信技术》 【年(卷),期】2001(000)004

【摘要】分布式Viterbi译码器是一种物理分散、逻辑统一的译码器.它在多个现场可编程阵列(FPGA)上实现各功能模块,以充分利用各FPGA的容裕量,达到系统资源分配的平衡.通过一个大规模设计中分布式Viterbi译码器实例的剖析,说明分布式结构设计的特点及实现技术.这里给出的Viterbi译码器实例对其他分布式FPGA器件的设计也有较高的参考价值. 【总页数】3页(32-34)

【关键词】分布式结构 Viterbi译码器 现场可编程阵列 【作者】阮铭;徐友云;罗汉文

【作者单位】上海交通大学电子信息学院,;上海交通大学电子信息学院,;上海交通大学电子信息学院, 【正文语种】中文 【中图分类】TN91 【相关文献】

1.RS(32,16)译码器及其在FPGA上的实现 [C], 范方豪; 李晓峰

2.时域Reed-So1omon译码器及其在FPGA上的实现 [J], 单方骥; 张力军 3.基于分布式信源编码的多视角图像译码器设计 [J], 汤俊

4.基于FPGA技术的RS码编译码器的设计与实现 [J], 郝东来; 蒋卓勤; 蔡传波 5.Viterbi译码器的FPGA实现技术研究 [J], 孙晓岩; 付永庆; 张文鑫

以上内容为文献基本信息，获取文献全文请下载