基于VHDL的fpga数字频率计设计

中国网络大学

CHINESE NETWORK UNIVERSITY

毕业设计(论文)

院系名称： 百度网络学院 专 业： 百 度 学生姓名： 百 度 学 号： 123456789 指导老师： 百 度

中国网络大学教务处制

2019年3月1日

一、实验名称

数字频率计的设计

二、实验地点

211楼308

三、实验目的和任务

(1) 了解数字电路设计的基本特点 (2) 了解数字频率计电路的基本原理

(3) 基本掌握 ISE 软件的使用（设计输入、仿真、实现） (4) 了解可编程逻辑器件（ FPGA ）的一般情况 (5) 基本掌握 HDL 的使用

四、实验内容

(1) 设计出符合设计要求的解决方案 (2) 设计出单元电路

(3) 利用 EDA 软件对各单元电路及整体电路进行仿真 (4)利用 EDA 软件在 ELB 电子课程设计实验板实现设计 (5) 观察实验结果

五、项目需用仪器设备名称以及所需主要元器件

PC 机、EDA教学实验系统一台,带有（SPARTAN -3A XC3S200A芯片 ,LED 管 , 七段数码管 等）的实验板一块 , 跳线、下载电缆一根,函数发生器。

六、实验任务与要求

频率测量范围为10Hz～10MHz，用6只数码管以kHz为单位显示测量结果；有三个带锁按键开关(任何时候都只会有一个被按下)用来选择1S、0.1S和0.01S三个闸门时间中的一个；有一个按钮开关用来使频率计复位；有两只LED，一只用来显示闸门的开与闭，另一只当计数器溢出时做溢出指示。

数字频率计的相关技术指标如下：

1、位数:测量频率通过LED数码管为六位十进制数显示。 2、测试频率范围为：10HZ-10MHZ。 3、计数器溢出时要有溢出标志over。 4、需要有闸门标志gate。

5、显示工作方式：a、用BCD七段共阳极数码管显示读数，只有在读数不发生跳变时才是正确的结果。b、采用记忆显示方法，即在一次测试结束时，显示测试结果，此显示值一直保留到下次测量显示数到来，才将上次显示更新。用第二次测试结果，更新显示值。

6、要求被测输入信号应是符合数字电路要求的脉冲波。

七、VHDL设计环境介绍

VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 VHDL的英文全写是：VHSIC（Very High Speed Integrated Circuit）Hardware Description Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA /CPLD/EPLD的设计中。当然在一些实