计算机组成原理课程设计
1 关于此次课程设计
1.1 课程设计目的
本课程设计是计算机科学与技术专业重要的实践性教学环节之一，是在学生学习完《计算机组成原理》课程后进行的一次全面的综合设计。目的是通过一个完整的8位指令系统结构（ISA）的设计和实现，加深对计算机组成原理课程内容的理解，建立起整机系统的概念，掌握计算机设计的基本方法，培养学生科学的工作作风和分析、解决实际问题的工作能力。 1.2课程设计内容及要求
基于TDN-CM++计算机组成原理实验教学系统，设计和实现一个8位指令系统结构（ISA），通过调试和运行，使设计的计算机系统能够完成指定的功能。
设计过程中要求考虑到以下各方面的问题：
（1）指令系统风格（寄存器-寄存器，寄存器-存储器，存储器-存储器）； （2）数据类型（无符号数，有符号数，整型，浮点型）； （3）存储器划分（指令，数据）；
（4）寻址方式（立即数寻址，寄存器寻址，直接寻址等）； （5）指令格式（单字节，双字节，多字节）；
（6）指令功能类别（算术／逻辑运算，存储器访问，寄存器操作，程序流控制，输入／输出）。
要求学生综合运用计算机组成原理、数字逻辑和汇编语言等相关课程的知识，理解和熟悉计算机系统的组成原理，掌握计算机主要功能部件的工作原理和设计方法，掌握指令系统结构设计的一般方法，掌握并运用微程序设计（Microprogramming）思想，在设计过程中能够发现、分析和解决各种问题，自行设计自己的指令系统结构（ISA）。
1
计算机组成原理课程设计
2 分析阶段
2.1 微指令格式分析
微指令格式如下表：
表2-1 微代码定义
S3 S2 S1 S0 M CN WE A9 A8 24 23 22 21 20 19 18 17 16 A B C 9 8 7 μA5～μA0 6 5 4 3 2 1 15 14 12 11 10
每个字段的具体含义如下： （1）字段24～19控制运算器的控制端，通过改变S3～CN来决定对数据进行何种
算术或逻辑运算。本设计中全部为正逻辑运算。
算术运算 无进位 M CN 0 1 有进位 0 0 1 × 逻辑运算 （2）字段18为控制对主存W/R的开关
A9 0 0 A8 1 1 WE 0 1 说明 对主存进行对操作 对主存进行写操作
（3）字段17、16控制24译码器的输出端，对Y0、Y1、Y2进行选择。
A9 0 0 1 1 A8 0 1 0 1 Yi Y0 Y1 Y2 × 操作 选中SW-B 选中CE 选中LED-B NULL 说明 INPUT UNIT的开关 MAIN MEN 的控制片选开关 OUTPUT UNIT 的开关
（4）字段15～7为A、B、C三个开关控制端。
2
计算机组成原理课程设计
A字段
15 0 0 0 1 1 1 0 14 0 1 1 0 0 1 0 13 开关 1 0 1 0 1 0 0 LDDRi LDDR1 LDDR2 LDIR LOAD LDAR NULL 说明 控制寄存器Ri的写入 暂存器DR1的控制开关 暂存器DR2的控制开关 指令寄存器IR的控制开关 非自动输入的数据装载入PC计数器的控制开关 地址寄存器AR的控制开关 空操作
B字段
12 0 0 0 1 1 1 0 11 0 1 1 0 1 0 0 10 开关 1 0 1 1 0 0 1 RS-B RD-B RI-B ALU-B PC-B 299-B NULL 说明 寄存器R0、R1、R2的输出开关 寄存器R0、R1、R2的输出开关 寄存器R0、R1、R2的输出开关 运算器ALU的输出开关 PC计数器的输出开关 本设计中不涉及 空操作 C字段
9 0 0 0 1 1 1 0 8 0 1 1 0 1 0 0 7 1 0 1 0 0 1 1 开关 P(1) P(2) P(3) P(4) LDPC AR NULL 说明 指令译码器中的P(1)为低电平有效 指令译码器中的P(2)为低电平有效 指令译码器中的P(3)为低电平有效 指令译码器中的P(4)为低电平有效 将自动输入的数据加1后输入到PC计数器中的控制开关 本设计中不涉及 空操作 （5）字段6～1为该条微程序的八位二进制后继地址，其决定顺序执行哪条微程序。
3
计算机组成原理课程设计
2.2指令译码电路分析
指令译码工作原理图如下：
SE5 SE4 SE3 SE2 SE1FZFCT4P(1)P(2)P(3)SW-ASW-BP(4)I7 I6 I5 I4 I3 I2 图2.1 指令译码原理图
P(1) ～P(4)为低电平有效，当选用时该信号为零；I7 ～I2表示机器指令前六位；SE5 ～SE1表示能够强置改变入口地址的后五位。
根据上图得出指令译码器的逻辑表达式如下：
4
计算机组成原理课程设计
拟定机器指令通过上式即可算出每条子程序的入口地址。 2.3 寄存器译码电路分析
寄存器译码原理图如下。
LDB0译码器I1I0S1S2ENBD1D4LDR1LDRi译码器S1S2ENBD1D4LDR2R0-BRD-B译码器I3I2S1S2ENBD1D4R1-BRS-BR2-BRI-B
图2.2 寄存器译码原理图
寄存器的输入、输出不仅决定于输入、输出开关，还与机器指令的后四位(即I3～I0)有关，由其决定哪个寄存器被选中。
2.3.1 寄存器的输入
LDRi为寄存器的输入开关，且为低电平有效(即LDRi=0)，I1、I0对寄存器进行选择，决定数据进入哪个寄存器。
LDR0 LDR1 LDR2 LDRi 0 0 0 I1 0 0 1 I0 0 1 0
2.3.2 寄存器的输出
RS-B、RD-B、RI-B为寄存器的输出开关，且为低电平有效；I3、I2对寄存器进行选择，决定从哪个寄存器输出指令；从原理图上可以得出R2-B的输出，若RI-B有效则
5
计算机组成原理设计（十条指令） - 图文
