用FPGA实现FIR数字滤波器的新方法

用FPGA实现FIR数字滤波器的新方法

田莎莎，喻 成，汪 红

【摘 要】摘 要 在介绍用FPGA设计FIR数字滤波器常用的正则有符号数字量(CSD)编码技术和分布式算法(DA)的基础上，提出了一种改进的实现方法.该方法根据滤波器系数的特点将滤波器分为两个部分，一部分采用CSD编码技术设计，一部分采用DA算法设计.通过Quartus2软件仿真，在Cyclone EPEC6Q240C8芯片上实现了多个FIR数字滤波器.实验结果表明:改进的实现方法在一般情况下更加节约芯片面积，且实现的FIR数字滤波器完全达到了性能要求.

【期刊名称】中南民族大学学报（自然科学版） 【年(卷),期】2012(031)002 【总页数】5

【关键词】关键词 正则有符号数字量;分布式算法;滤波器系数

在图像处理、数据传输、雷达接收等现代信号处理领域，对信号处理的稳定性、实时性和灵活性都有很高的要求.有限冲激响应(FIR)数字滤波器因其线性相位特性满足了现代信号处理领域对滤波器的高性能要求，成为应用最广泛的数字滤波器之一.高密度的现场可编程门陈列(FPGA)兼顾实时性和灵活性，为FIR数字滤波器的实现提供了强大的硬件支持［1，2］.

用FPGA器件实现FIR数字滤波器硬件电路通常有2种实现方法:基于CSD编码的实现方法(简称为:CSD实现方法)和基于DA的实现方法(简称为:DA实现方法).用FPGA设计的FIR数字滤波器占用芯片面积的多少与滤波器系数有关，而针对不同滤波器系数分布情况，CSD和DA实现方法各有优缺点，为此本文