好文档 - 专业文书写作范文服务资料分享网站

上海交大计算机组成与系统结构第2次作业(原题答案)

天下 分享 时间: 加入收藏 我要投稿 点赞

第 2 次作业:第 3 章 3 题、第 4 章 3 题、第 5 章 4 题 第 3 章

1

. 虚拟存储器可看作是一个容量非常大的

存储器,有了它,用户无需考虑所编程序

中是否放得下或放在什么位置等问题。

A. 逻辑,辅存

B. 逻辑,主存

C. 物理,辅存 D. 物理,主存

2. 请比较虚拟存储器和 Cache 这两种存储系统的相似之处和主要区别。

【解】

相似之处:

①把程序中最近常用的部分驻留在高速的存储器中;

②一旦这部分变得不常用了,把它们送回到低速的存储器中; ③这种换入换出是由硬件或操作系统完成的,对用户是透明的; ④力图使存储系统的性能接近高速存储器,价格接近低速存储器。

主要区别:在虚拟存储器中未命中的性能损失要远大于Cache系统中未命中的损失。

3. 假设主存只有 a,b,c 三个页框,组成 a 进 c 出的 FIFO 队列,进程访问页面的序列是

8,4,5,6,4,8,6,4,8,8,2,5 号。用列表法求采用 FIFO+LRU 替换策略时的命中率。 页面访问序列 a b FIFO算法 c a FIFO算法+ LRU算法 b c 0 0 0 2 2 0 5 5 2 0 4 4 5 2 ⑤ 4 ⑤ 2 命中 ② 2 4 5 ⑤ 2 4 ⑤ 命中 2 4 命中 ② ② 4 5 命中 3 3 2 4 ⑤ 5 3 2 ② 5 3 ② 命中 4 4 5 3 命中率 【解】 4/12=% 2 5 4 ⑤ ② ⑤ ② 3 ⑤ ② 4 0 2 5 4 5 0 2 2 4 命命中 中 5 2 3 5 2 4 5 2 3 5 命 命命 中 中 中 6/12=50%

第 4 章

原理。 1. 堆栈是一种特殊的数据寻址方式,基于

A. FIFO B. FILO C. LIFO

D. LILO

2. 堆栈寻址方式中,设 A 为累加器,SP 为堆栈指示器,M 为 SP 指示的栈顶单元。如果进

栈操作的动作顺序是(A)→M,(SP)-1→SP,那么出栈操作的动作顺序应为______。

A.(SP)-1→SP,(M)→A C.(M)→A,(SP)+1→SP

B.(M)→A,(SP)-1→SP D.(SP)+1→SP,(M)→A

3. 某微机的指令格式如下所示:

OP:操作码; D:位移量; X:寻址特征位,

X=00:直接寻址;

X=01:用变址寄存器X1进行变址; X=10:用变址寄存器X2进行变址; X=11:相对寻址。

设(PC)=1234H,(X1)=0037H,(X2)=1122H,请确定下列指令的有效地址。 (1)1284H

(2)4323H

(3)6725H

(4)4446H

【解】

(1)6223H=011B,X=11,相对寻址, 有效地址=PC+D=1234H+23H=1257H (2)4444H=000B,X=00,直接寻址, 有效地址=D=44H

(3)1282H=000B,X=10,变址寻址, 有效地址=X2+D=1122H+82H=11A24H (4)4321H=001B,X=11,相对寻址, 有效地址=PC+D=1234H+21H=1255H

第 5 章

1. 中央处理器包括______。

A. 运算器 B. 控制器 C. 主存储器 D. Cache

2. 在 CPU 中,指令寄存器用来保存

A.当前指令 B.当前指令的地址

。 C.下一条指令

D.下一条指令的地址

3. 参见如图所示的数据通路,IR 为指令寄存器,PC 为程序计数器(具有自增功能),M 为主

存(受 R/W 信号控制),AR 为地址寄存器,DR 为数据缓冲寄存器,ALU 由+、-控制信号决定

完成何种操作,控制信号 G 控制的是一个门电路。另外,线上标注有控制信号,例如 Y 表

示 Y 寄存器的输入控制信号,R 为寄存器 R 的输出控制信号,未标字符的线为直通线,不

受控制。存数指令“STA R1, (R2)”的含义是将寄存器 R1 的内容传送至(R2)为地址的主存单

元中,请画出其指令周期流程图,并列出相应微操作控制信号序列。

A总线

R/W

DR

+ -

IR

PC

AR

R0

R3

X

A L U

G

IR PC AR M DR R0 R1 R2 R3 Y

Y

IR PC

DR

【解】

STA R1, (R2) (R1) → (R2) PC→AR PCo, G, ARi

R0

R3

B总线

将PC值放到地址寄存器中

M→DR R/W = R

将主存数据放到数据寄存器中

DR→IR DRo, G, IRi

将数据寄存器内容放到指令寄存器中

R2→AR R2o, G, ARi

将寄存器R2的内容放到地址寄存器中

R1→DR R1o, G, DRi

将寄存器R1的内容放到数据寄存器中

DR→M R/W = W

将数据寄存器的值放到主存单元中

4. 指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回(WB) 5 个过程段,共 有 15 条指令连续输入此流水线。

(1)画出流水处理的时空图。

(2)假设时钟周期为 150ns,求流水线的实际吞吐率(单位时间里执行完毕的指令数)。

【解】

(1)

I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11IFIDIFEXIDIFMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIF周期时间tWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIF指令序列iWBMEMEXIDIFWBMEMEXIDIF(2):11/(15*100ns)=*10条指令/秒

2

6

上海交大计算机组成与系统结构第2次作业(原题答案)

第2次作业:第3章3题、第4章3题、第5章4题第3章1.虚拟存储器可看作是一个容量非常大的存储器,有了它,用户无需考虑所编程序在中是否放得下或放在什么位置等问题。A.逻辑,辅存B.逻辑,主存<
推荐度:
点击下载文档文档为doc格式
1au3y964ow7f1wl0k4bu3bj0w6iihw013ip
领取福利

微信扫码领取福利

微信扫码分享