.. . .. . .
200MHz，然后再分频。具体的分频办法将在系统构建的实验里说明。最后得出的输入时钟频率占空比不固定，但经过模64的计数器分频调整后，不影响I/Q解调。利用计数器，每次循环计数到32时，根据顺序判断信号，选择输出I路或者Q路的采样值，然后继续计数，当再次计数到32时，再输出另外一路的信号，这样交替的输出，最后完成了I/Q的解调。
3、QPSK I/Q解调器的实现功能图
图（1）
图（2）
4、实验的分析与说明
图中的输入时钟为clk_256,，即为基带频率的64倍频。I/Q两路信号如iq_mo波形所示，解调出来的波形如iq_de所示，y为6位计数器，data_out为伪码发生器生成的原始伪码波形。
从图（1）可以看出，iq_mo的信号交替输出之后与iq_de的信号相符合，而iq_de信号与原始伪码波形同，只是有几个时钟周期的延时，能很好的还原出原始信号，完成了解调功能。
S. . . . . ..
.. . .. . .
由于采用时钟为基带频率的64倍频，相当于每经过64个时钟周期才能输出一个伪码信号，所以需要计数64次才让顺序判断信号judge2跳转一次，最后根据顺序判断信号，交替输出一次iq_mo信号。
在本实验中，毛刺也是一个不容忽略的问题。在iq_de交替输出的时候，会有一个时钟的误判，造成iq_mo1[1]与iq_mo[0]的交替选择延迟，使解调输出产生错误，形成毛刺。这个时候就需要调整顺序判断信号judge2，使其跳转周期在iq_mo信号更新的后一个时钟周期发生翻转，再根据judge2进行判断选择输出，这样就可以避免误判与毛刺的产生。
（七） 选项法中频调制
1、 选项法中频调制的定义
选想法中频调制即根据并联的数据类型进行选择，按照输入的双比特码元的
不同，逻辑选相电路输出相应相位的载波，例如，双比特码元IQ为10时输出45度载波IQ为00时输出相位为135度的载波等。
2、 选项法中频调制的功能
选相法中频调制能使两路信号实现qpsk调制，而QPSK技术具有抗干扰能
力强，误码性能好，频谱利用率高，等优点。
3、选想法中频调制的实现方法
在数字电路的设计中，采取（00，11，10，01）分别对应（1100，0011，
1001，0110）进行调制，即在时钟脉冲作用下进行分频，并实现四路载波，而后根据双比特码元进行选择四路载波之一，达到调制。本实验采用基带的16倍频作为调制载波，每路载波的相位不同，根据I/Q信号的不同（00，11，10，01），
S. . . . . ..
.. . .. . .
选择输出某一路载波，这样I/Q信号的容就以相位形式存储在载波中。
4、选项法中频调制的实现的图形
5、实验的分析与说明
图中，clk_576为伪码的输出时钟；clk_16为基带频率的32倍频，通过clk_16这个时钟，产生基带频率的四相位载波，即carrier信号；mid为6位计数器；ph_out为调制完成后的波形输出；iq_mo是I/Q两路信号。
实验要求调制信号为基带频率的16倍频，所以载波信号为基带信号的16倍频。可以使用载波的4倍频，即基带频率的64倍频，做为基准时钟，按照相位不同输出对应（1100，0011，1001，0110）来产生相应的调制载波，但是频率越高，时钟的占空比波动越大。本实验采用的基准时钟是载波的2倍频，即基带的32倍频，然后分成两路，carrier[0]与carrier[2]采用时钟上升沿触发，赋初始值分别为0,1；carrier[1]与carrier[3]采用时钟的下降沿触发，赋初始值分别为0,1，这样就能形成基带频率16倍频的四相位载波。
由于采用的基准时钟为基带频率的32倍频，所以需要在计数器每隔32个时钟采样一次伪码发生器的信号。采样点选为16与48，这样相当于在伪码发生器的输入时钟下降沿进行采样，采样点没有电平跳变，避免了毛刺的产生。
S. . . . . ..
.. . .. . .
根据I/Q值选择载波输出，图中在计数器计数值为48时候，I/Q发生了一次跳变，所选择的载波有carrier[0]变为carrier[2]，产生了一次相位跳变，完成了信号的调制。
（八） 中频解调器
1、中频解调的功能
对接收到的qpsk中频调制波形进行采样，每个周期采样4个点，然后根据调制时I/Q两路信号与载波相位的关系，解调出I/Q两路信号，最后根据同步的时钟，将I/Q两路信号合成一路信号，还原成原始输出的信号。 2、中频解调的实现方法
由于所用的中频频率为基带频率的16倍，解调时要选用的时钟频率为中频频率的4倍，即基带频率的64倍。对每个中频周期采样4次，在保证时钟同步的情况下，能得到1100，0011，1001，0110这四种结果，然后采取的相位——I/Q对应关系（1100，0011，1001，0110）——（00，11，10，01），恢复出I/Q两路信号，再根据I/Q解调器的方法将恢复出伪码发生器输出的信号，恢复后信号与原信号对比仅有延时。
3、中频解调器的的实现的图形
图（1）
S. . . . . ..
.. . .. . .
图（2）
4、实验的分析与说明
图（1）中clk_256为基带频率的64倍频，作为中频解调的时钟；ph_out为输入的中频调制信号，cnt是采样计数器；judge是顺序判断信号，iq为解调出的I/Q信号；temp为采样值，x为顺序判断信号的翻转计数信号；data_out为解调后恢复的信号；datout为伪码发生器产生的信号。
clk256 占空比不固定，但是并不影响信号的采样。为减少毛刺，避开调制信号的跳变点，用时钟的下降沿采样，每个已调信号采样4个点，根据4个点的值进行判断。假如时钟同步正确，所采到的temp值就有4个（1100，0011，1001，0110），再由与I/Q的对应关系（1100，0011，1001，0110）——（00，11，10，01），解调出I/Q两路信号。
得出I/Q信号后，采用QPSK I/Q解调器的I/Q解调方法，最终解调恢复出原始信号，从图（2）可以看出，data_out与datout两个信号相同，只有几个时钟的延时。
由于采用的是QPSK I/Q解调器的解调方法，所以在顺序判断信号judge的翻转点要选择正确才能避免毛刺。在采样的时候已经延时了4个时钟周期，需要在原来翻转计数点（32）加上4个时钟周期，再往后延时2个时钟周期，即计数点
S. . . . . ..
qpsk调制解调 - 基于fpga - 图文
