甘肃政法学院
本科生实验报告 （组合逻辑电路的设计）
姓名: 学院: 专业: 班级:
实验课程名称:数字电子技术基础 实验日期: 指导教师及职称: 实验成绩: 开课时间：
甘肃政法学院实验管理中心印制
实验题目 姓名 组合逻辑电路的设计 班级 小组合作 学 号 无 一、实验目的 1、掌握组合逻辑电路的设计方法。 2、学会用基本门电路实现组合AA逻辑电路。 二．实验环境 1、数字试验箱 1个 2、示波器 1台 3、集成电路： 2输入四与非门 74LS00 2片 2输入四或门 74LS32 4片 6反向器 74LS04 3片 三、实验内容与步骤 1、设计一个半加器，其输入为A、B两个加数，输出为半加和S及进位C。 2、设计一个密码锁，锁上有三个按键A、B、C。 四、实验过程与分析 1、半加器是与非门和非门的组合电路，其功能是实现两个一位二进制的
算术加法及向高位进位，而不考虑低位进位的逻辑电路，它有两个输入端，两个输出端，半加器的真值表表示为：两个一位二进制半加器的运算类似于十进制运算，区别是二进制半加器的逢2进1，而十进制中是逢10进1，两个一位二进制半加器的运算法则为0+0=0；1+0=1；0+1=1；1+1=0，同时向高位进1. 真值表为： A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 根据真值表，其逻辑表达式为：S=((A′B)(AB′))′ C=((AB)′)′ 2、半加器的实验原理图如图1所示： 图1 3、密码锁，当A或B单独按下、AB同时按下，或者三个按键同时按下时，锁能被打开，当不符合上述条件时，将使电铃发出警报。但无法按下时，不报警。
真值表表示为： A B C E F 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 1 0 根据真值表，其逻辑表达式为：S=(A′+B)′+(A′+C)′+(B′+C)′ C=(A+C′)′+(B+C′)′ 4、密码锁的原理图如图2所示： 图2 5、在连接完电路图之后，对电路的效果进行测验，得出半加器逻辑电路
的测试结果与真值表的记录相同，同样密码锁的效果也与真值表的结果相同。 五、实验总结 1、通过本次实验，学习并掌握逻辑门电路之间的逻辑关系，并学会用这些门电路经过组合，组成电路并完成一定的作用。 2、在限定使用门电路组合逻辑电路时，要注意给的门电路，还有在逻辑表达式中所需要的门电路，经过变形，从而使用给的，门电路。 3、在电路的连接过程中，要注意输入、输出的关系，还有芯片的放置等。
组合逻辑电路实验报告
