第6章 常用时序逻辑电路模块
? 本章教学目的与要求
熟练掌握几种常用MSI计数器（74LS90、74LS290、74LS163、74LS161、74LS192）的电路结构、逻辑符号、工作原理、使用方法和应用；熟练掌握常用MSI移位寄存器（74LS194）电路结构、逻辑符号、工作原理、使用方法和应用；能够灵活运用常用MSI时序逻辑模块去设计电路（此能力在电子技术课程设计中得以检验）。
? 本章重点
1、常用MSI计数器的电路结构、逻辑符号、工作原理、使用方法；
2、常用MSI移位寄存器电路结构、逻辑符号、工作原理、使用方法； 3、常用MSI时序逻辑模块的灵活应用。
? 本章难点
1、常用MSI计数器的电路结构、逻辑符号、工作原理、使用方法； 2、常用MSI移位寄存器电路结构、逻辑符号、工作原理、使用方法； 3、常用MSI时序逻辑模块的灵活应用。
? 教学方法
本章主要讲述了几种常用MSI计数器（74LS90、74LS290、74LS163、74LS161、74LS192）的电路结构、逻辑符号、工作原理、使用方法和应用；常用MSI移位寄存器（74LS194）电路结构、逻辑符号、工作原理、使用方法和应用；常用MSI时序逻辑模块的灵活应用。共需6课时。本章采用讲授为主，自学为辅的教学方法。对重点内容，课堂上要讲解透彻，课下布置一定的作业，使学生加深对内容的理解并牢固掌握；对难点内容，通过讲例题加以分析，深入浅出，举一反三，理论联系实际，使学生能学会学懂，为以后进一步学习打下基础。
? 授课内容
6.1常用时序逻辑电路模块概述
（1）计数器的分类：
1.按进位模数来分：模2计数器 、非模2计数器。 2.按计数脉冲输入方式分：同步计数器、异步计数器。
3.按计数增减趋势分：递增计数器、递减计数器、双向计数器。
4.按电路集成度分：小规模集成计数器、中规模集成计数器。部分常用MSI计数器的型号及基本特性，如表6.1所示。
表6.1 部分常用MSI计数器的型号及基本特性
1
（2）移位寄存器的分类：
部分常用MSI移位寄存器的型号及基本特性，如表6.2所示。
表6.1 部分常用MSI计数器的型号及基本特性
6.2常用MSI计数器及其应用
6.2.1 74LS290/74LS90(二－五－十进制异步加法计数器) 1、功能描述
二-五-十进制异步加法计数器7490采用14引脚双列直插式封装，电源和地的引脚位置与大多数标准集成电路不同，第5脚为电源， 第10脚为地，使用时需要注意。与此类似的还有7491、 7492、 7493、7494、7496等芯片。
7490的电路结构、逻辑符号如图6.1所示。从电路结构可见，7490在其电路内部实际
2
上分为二进制和五进制两部分，分开使用时，它是二进制计数器或五进制计数器；结合使用时，它是十进制计数器。在QD、QC、QB三个触发器构成的五进制计数器中，QD是最高位，QB是最低位。两个时钟脉冲输入信号CPA、CPB均为下降沿有效。
R01 &CTR&QDQCQBQAR02CT=0 S91&Z3S92QDQCQBQAR01 S91R01S91五进制二进制 DIV27490CPA＋R02S92QAR02S923CT=1 CPBCPADIV5QB0 QCCPB＋CTCPBCPA2QD3CT=4
(a)(b)(c)图6.1 7490电路结构与逻辑符号
(a) 电路结构； (b) 国标符号； (c) 惯用符号
2、使用方法
利用74LS90可以构成8421BCD计数器和5421BCD计数器，如图6.2所示。 QDQCQBQAQDQCQBQA 0R01S9100R01S91074907490 0R02S9200R02S920CPBCPACPBCPA
CPCP(a)(b)
图6.2 7490构成十进制计数器
(a) 8421BCD计数器； (b) 5421BCD计数器
利用7490构成不超过十的任意进制计数器，图6.3为7490构成的八进制计数器。
进位输出CP
QA
QDQCQBQAQBR01S910
74901RS92002 QC下降沿进位CPBCPA
QD毛刺CP
(a)(b)
图6.3 7490构成八进制计数器 (a) 电路； (b) 工作波形
3、级连扩展
一般扩展方法
n
使用7490的一般扩展方法是，先将7490接为10进制计数器，然后遇M清0。尽量利用R01、R02端，不加或少加逻辑门。
3
例:用7490构成八十五进制计数器。
解:首先用两片7490构成一百进制计数器，然后遇85（十位为8，个位为5时）清0，电路如图6.4所示。
&
QDQCQBQAQDQCQBQA
R01S910R01S910 74907490R02S920R02S920 CPBCPACPBCPA
CP 图 6.4 7490构成八十五进制计数器
该电路的基本工作过程为：一般情况下，右侧7490(个位)每来1个CP脉冲状态加1，满10向左侧7490(十位)进位。当左侧7490(十位)为8(QD=1)、 右侧7490(个位)为5(QDQCQBQA=0101)时，两片7490的R01、R02同时为1，两片7490的Q端立即同时清0，电路回到00状态。由于该计数器的有效计数状态为00~84，所以是一个八十五进制加法计数器。
6.2.2 74LS163/74LS161(4位二进制同步可预置加法计数器)
1、功能描述
CTRDIV16 5CT=0CLR M1LDM2 CO3CT=15TG3COQDQCQBQALD PG4C5/2 , 3 , 4＋CLRP CP74163 CPTAQA1,5D[1] DCBAQBB[2] QCC[4] QDD[8]
(a)图 6.5 74163的逻辑符号与功能表
4
输 入CLR
0b0a(b)输 出CP↑↑??↑D?d???C?c???B?b???(c)A?a???QDQCQBQA0d0cnCLD?0111P???01T??0?1工作方式同步清0同步置数保持保持加法计数01111QnDQnQnBQAnnnQnDQCQBQA加法计数图6.6 74163的逻辑符号与功能表
2、使用方法
从功能表可见，74163具有同步清0、 同步置数、 同步计数和状态保持等功能，是一种功能比较全面的MSI同步计数器。 使用74163的复位和置数功能，可以方便地构成任意进制计数器。
1)反馈清0法构成M进制计数器 因为74163是同步清0， 因此反馈识别门的连接关系与7490有所不同。7490是遇状态M立即清0，74163是遇状态“M-1”时下一个CP脉冲清0。当74163到达状态“M-1”时，反馈识别门输出0，但必须等到下一个CP脉冲到来时才能将计数器复位，因此状态“M-1”是稳定状态，计数器输出波形不会出现毛刺。
例：用74163构成10进制计数器。
解：M-1=10-1=9=(1001)2，QD、QA为1，因此，识别与非门输入端接QD和QA，输出端接CLR。为了保证CLR?1时计数器正常计数，LD、P、T等信号均应接逻辑1。电路连接如图6.7所示，工作波形如图6.8所示。
CP&
1QA 同步清0 QBCOQDQCQBQALD
1CLRPQC74163
CPCP1TQD
DCBA
CLR
图6.7 电路连接图 图6.8 电路工作波形图 2)反馈预置法构成M进制计数器
使用74163的置数功能，可以灵活地构成各种进制的计数器。基本连接方式为：DCBA接计数器状态循环的第一个状态，识别与非门输入端接计数器状态循环的最后一个状态中“1” 所对应的触发器Q端，识别与非门输出端接74163的LD。如果计数器状态循环的最后一个状态是“15”，则直接将进位输出CO取反后接LD即可。为了保证LD?1时计数器正常计数，74163的其它控制端CLR、P、T均应接逻辑1。
例：用74163构成十进制计数器， 并画出其工作波形。
解：计数器状态循环采用前面10个状态，首状态为“0”， 末状态为“9”，因此，
&CP
QA 同步置数 COQDQCQBQALDQB 11CLRP74163QC CPCP1TQDDCBA
0000LD
图6.9 电路连接图 图6.10 电路工作波形图
5
数字系统与逻辑设计讲义第6章 常用时序逻辑电路模块
