信号发生电路如下图所示：
、秒脉冲发生电路设计
定时器电路设计
秒信号发生器采用555定时器，555 定时器是一种模拟和数字
功能相结合的中规模集成器件。其成本低，性能可靠，只需要外接
几个电阻、电容，就可以实现多谐振荡器。555定时器包括两个电
压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T
及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 。其秒
图1.1
可使之停止的功能。电路图如下：
2、启动/停止电路设计
门电路和与门电路。自锁开关一组的公共端5接经过一个与门（与门
的一个输入端5，同组的另外两端分别接6接VCC和5接GND，555
的5脚为0，只要与门的任意一个端输入0，
下面的公式可知：T＝R1.R2lnC
选择了R75=15K，R76=68K,C16=10uf 得1秒的震荡时间
启动/停止电路，我们选择了双组三控自锁开关（6管脚）、与非
的另一输入端接来自报警系统到的信号，该不报警时为1）再接与非门
停止，反之为开启，此处我们实现了按键启动/停止，或定时时间到也
VCC通过对R1、R2向电容充电。电容上得到电压按指数规律上升，
当电容上的电压上身到2/3VCC时，输电压VO为零，电容放电。当电
压下降到1/3VCC时，输出电平为高电平，电容放电结束。这样周而复
始便形成了振荡。我们要的周期是1秒，频率是1赫兹。周期T可以由
与非门的5脚为低门电路关闭，555的脉冲无法进入到计数电路，计数
振荡器的输出端接与非门的剩下输入端4，自锁开关在没按下的时开关
２
3、计时电路设计
将输入端
图2.1
双时钟输入，可置数可清零。
倒计时。所以我们将所有74LS192的UP端在计数时保持高电平，在
计时电路，采用74LS192.该芯片是同步10进制可逆计数器，具有
的DOWN连在一起。当秒脉冲从秒个位的DOWN端输入的时候秒计
秒计数的个位的74LS192：秒信号输入接到DOWM，秒计数的十位：
本次设计中我们将74LS192接成十进制和六十进制，考虑到我们要
LD端和借位端BO连在一起构成6进制，再把秒个位的BO和秒十位
的B,C端接高电平（即输入端接成0110），秒十位的置数
３
电路图如下：
4、显示电路设计
冲来到时，计数器进入下一个循环减计数工作中。
秒十位的输入端DOWN，秒十位的计数从6变到5，一直到变为0；
当高低位全为零的时候，秒十位的BO发出一个低电平信号，DOWN
端接成0101即（C和A接1，B，D接0），其他电路同上，因为在分
为零时，置数端LD等于零，秒十位完成并行置数，下一个DOWN脉
数的192开始从9减到0；这时，它的借位端BO会发出一个低电平到
对于分计数来说，道理也是一样的；只是要求，将分十位的输入
计数的两块74LS192上都是00时，在下一个脉冲到来是，分个位先产
生借位，然后秒个位变成9，与此同时分十位收到来自秒个位的脉冲而
使BCD变为5，变成59 符合要求，如果接成6就变成69，因此在将
显示电路采用了4片一位的共阴极七段数码管（如图3.3.2所示），来分别显
示分钟计时的十位和个位，小时的十位和个位完成预置和显示功能。数码管的驱动电路采用的共阴极的七段译码器74LS48，它内部有上拉电阻，可以直接与共阴极的数码管相连接。
由于数码管只用显示0—9的数字，则LT、LBI、BI/RBO三个脚都接高电平，A B C D 四个输入端连接74LS192的输出，就能显示出预置的时间和定时的剩余时间。其连接电路图如图2.3.1所示：
此外根据要求秒要用一个发光二极管显示。我们从VCC接一个10K电阻再接发
分十位的输入端接成0101（5）。对与小时的话我们直接成两个10进制。
４
5、预置时间电路设计
下图5.1
图4.1
图4.2
的R端接不自锁开关的同组非公共端4也是接10K电阻到VCC，SR
键消抖比不上SR触发器消抖，因此采用SR触发器按键消抖，提高精
光二级管，再接到秒个位的74LS192的脉冲输入端DOWM，在DOWM为低时发光二级
管就亮，从而使发光二极管随输入脉冲一闪一亮，显示秒的变化。如图4.2
度。SR的S端接不自锁开关6端同时再接一个10K电阻到VCC，SR
再UP端出现1——0。1——0，下降沿的变化，来预置时间。
的输出端，再经过一个与非门接到接74LS192的UP端，其他的也如
此。在没有按下时,SR位10出0，按下时01出1，再经与非门所以会
考虑到计数器在正常工作时，禁止调时间并且保持74LS192的UP
预设时间电路我们采用三控（6路）不自锁开关，经过试验电容按
５
VIP专享电子技术课程设计-定时器电路设计 - 图文
