.. . . ..
图3 24进制电路
3.3.2 整点报时电路的设计
电路应在整点前10秒钟内开始整点报时，即是当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ 、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。数字钟要求在差10s为整点时开始产生每隔1s鸣叫一次的响声，共鸣五次，每次持续时间为1s。其电路如下图所示。
. . . .v
.. . . ..
图4 整点报时电路
3.3.3校时电路的设计
数字电子钟开机时并不能立即显示当前时间，所以需要一个校时电路来调整到所需要的时间。根据设计要求，采用自动实现对时和分的校时，为了使校时不干扰计时，在校时电路中还加入了消抖电路，用于消除输入脉冲的不稳定性，确保校时和计时的稳定与准确。其主要原理是：先截断正常的计数通路，然后再将频率为2Hz的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有自动分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。其电路图如下（图5）。
. . . .v
.. . . ..
图5 校时电路
3.3.4 秒信号发生器的设计
振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确度。由集成电路定时器555与RC可组成多谐振荡器，其振荡频率只有1KHz。为了获取更高的计时精度，选用晶体振荡器构成振荡器电路。一般说来，振荡器的频率越高，计时精度越高。本次设计选用R145－32的晶体振荡器，其频率为32768Hz，再经过分频芯片4060BD， 其内部有15级2分频集成电路，
. . . .v
.. . . ..
所以可以其中一个输出端得到2Hz的信号脉冲。再经过二次分频，方可得到1Hz的标准信号脉冲，即秒脉冲。其原理图和电路图分别入图6和图7。
图6 秒信号原理图
图7 晶体振荡电路
3.3.5 译码驱动显示电路
译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高
. . . .v
.. . . ..
低电平。所以在译码电路和数码管的选择上一定要注意配套。如我们采用阴极七段数码管，则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BCD-7段译码驱动器，其芯片引脚如下图所示。其中Qa、Qb、QC、Qd与十进制计数器的四个输出端相连接，A、B、C、D、E、F、G即为驱动七段数码显示器的信号。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。译码驱动显示电路如图8。
图8 译码驱动显示电路
. . . .v
数字电子钟实习报告
