--- ----------------------------------------------- --：------ ---：名----姓------ 名--- -- 姓-- --- --- 线-------- -- -- 线 --- --- ----- -- --- ---- ：--- --：号-----号序--------序内--班 订---- 内 ----- 班- -订 ----- -- --- --- --- ---- --- --- --- -- -- --- --- --- ---- -装- ---- -装 -- ：-- -----：号--学------- 号--- --- 学--- -- -- --- --- ----- -- --- --- --- ---- --- --- --- ：-- --：级---班---------- 级--- --- 班--- -- -- --- ----- - -- -
北京XX大学2006——2007学年第一学期
《数字逻辑与数字系统》期末考试试题（A）
一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必考试须按照监考教师指定座位就坐。 注意二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。 事项 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 考试课程 数字逻辑与数字系统 考试时间 2007年 1 月 26 日 题号 一 二 三 四 五 六 七 八 总分 满分 10 20 10 10 10 12 14 14 得分 阅卷教师 一、选择题（每小题1分，共10分。）
1．卡诺图如图1所示，电路描述的逻辑表达式F=( ）。 AB CD 00 01 11 10 A. ∑m(1,2,4,5,9,10,13,15)
00 1 B. ∑m(0,1,3,4,5,9,13,15) 01 1 1 1 1 C. ∑m(1,2,3,4,5,8,9,14) 11 1 D. ∑m(1,4,5,8,9,10,13,15)
10 1 1 图1 2．在下列逻辑部件中，不属于组合逻辑部件的是（ ）。
A. 译码器 B. 锁存器 C.编码器 D.比较器
3．八路数据选择器，其地址输入端（选择控制端）有（ ）个。
A. 8 B. 2 C. 3 D. 4 4．将D触发器转换为T触发器，图2所示电路的虚框 Q Q 内应是（ ）。
D A. 或非门 B. 与非门
C. 异或门 D. 同或门
CP T 图2 5．用n个触发器构成计数器，可得到的最大计数模是（ ）。
A. 2 B. 2n C. n D. 2
6．GAL是指（ ）。
A.随机读写存储器 B.通用阵列逻辑 C.可编程逻辑阵列 D. 现场可编程门阵列
7．EPROM的与阵列（ ），或阵列（ ）。
A. 固定、固定 B. 可编程、固定 C. 固定、可编程 D. 可编程、可编程
8．在ispLSI器件中，GRP是指（ ）。
A. 通用逻辑块 B. 输出布线区 C. 输入输出单元 D.全局布线区
9. 双向数据总线可以采用（ ）构成。
A.三态门 B. 译码器 C.多路选择器 D.与非门
10.ASM流程图是设计（ ）的一种重要工具。
A. 运算器 B. 控制器 C.计数器 D. 存储器
nn-1
二、填空题（每小题2分，共20分）
1. 图3所示加法器构成代码变换电路，若输入信号B3B2B1B0为8421BCD 码，则输出端
S3S2S1S0为______________________代码。
2. 2:4译码器芯片如图4所示。欲将其改为四路分配器使用，应将使能端G改为
___________________，而地址输入端A、B作为_________________________。
B3 Co B2 S3 Y0 Y1 Y2 Y3 B1 74LS283 S2 B0 2:4译码器 A3 加法器 S1 S0 G A B A2 A1 1 A0
图4 图3
3. 门电路的输入、输出高电平赋值为逻辑_________，低电平赋值为逻辑________，这种关系为负逻辑关系。
4. 组合逻辑电路的输出只与当时的________状态有关，而与电路_______的输入状态无关。
5．译码器实现___________________译码，编码器实现___________________译码。
6. 在同步计数器中，所有触发器的时钟都与___________________时钟脉冲源连在
一起，每一个触发器的_______________变化都与时钟脉冲同步。 7．时序逻辑电路中输出变量是输入变量和状态变量的函数，该电路为____________。
8．在CP脉冲作用下，具有图5(a)所示功能的触发器是__________，具有图5(b)所示功能的触发器是__________。
XY=1φ X=1
X=0 XY=φ0 1 XY=0φ 0 X=1 0 1
XY=φ1 X=0 (b) (a)
图5
9. ispLSI器件具有__________________________条编程接口线。
10．小型控制器的结构有________________型、_______________型和计数器型。
三、简答题（各5分，共10分）
1．写出ispLSI1032中通用逻辑块GLB的五种组态模式；指出哪种工作速度最快？哪种工作速度最慢？（5分）
2．画出小型控制器的组成框图。（5分）
四、综合逻辑电路分析题（10分）
1．写出图6中三态门的输出信号（2分）
F Q F Q （直接写在图上）
2．写出F的逻辑表达式（4分）
3．说明图6电路的逻辑功能（4分）
五、组合电路设计（10分）
给定如下两种门器件，延迟时间分别为：2输入与非门20ns、异或门40ns。设计一个32位串行进位加法器。
1．列出一位全加器真值表，并写出求和、进位逻辑表达式。（4分）
2．画出加法器逻辑电路图（只画最低2位），规定输入、输出均为原变量。（3分） 3．计算加法器求和运算的最长时间。（3分）
六、时序逻辑分析（12分）
由D触发器组成的同步时序电路如图7所示。 1、写出各触发器状态方程（3分） 2、列出状态转移表（3分） 3、画出状态转移图（3分）
4、说明此电路的逻辑功能（3分）
CP D0 Q0 Q0 D1 Q1 Q1 D2 Q2 Q2 图7
《数字逻辑与数字系统》期末考试试题
