最大额定值
TA=25℃ 除特殊标注外 表3 参数 额定值 AVDD（AGND） -0.3V~+6V DVDD（DGND） -0.3V~+6V AVDD (DVDD) -0.3V~+0.3V AGND (DGND) -0.3V~+0.3V CAP/2.5V 2.75V 数字IO电压-0.3V~DVDD+0.3V （DGND） 模拟IO电压-0.3V~AVDD+0.3V （AGND） 工作温度范围 -40℃~105℃ 贮存温度范围 -65℃~150℃ 最大节点温度 150℃ TSSOP封装 ?JA热阻抗 143℃/W ?JC热阻抗 45℃/W 锡焊最大温度300℃ (10sec) IR 回流,峰值温度 220℃ 回流锡焊(Pb-Free) 峰值温度 260℃ 峰值温度持续时间 10秒~40秒
上表所列在最大额定值下的强调可能引起对芯片的永久损害。这只是额定值，在这些或其他条件下通过技术要求中的操作部分指示，芯片的函数运算并没有指明。长时间工作在最大额定值下可能会影响芯片的可靠性。
静电 警告
充电设备和电路板在没有检波下可能放电，尽管产品的功能特点能保护电路，但是在芯片上能发生强大能量的静电流。然而正常的静电预防能够避免性能下降或丢失功能。
针脚结构和功能描述
针脚号 1 针脚定义 FS ADJUST 功能描述 全面调控。在此脚与AGND有个电阻RSET。这决定了整个DA转换的电流的幅度。电流和RSET的关系：IOUTFULLSCALE=18*FSADJUST/RSET FSADJUST=1.15V(额定),REST=6.8 kΩ(典型值) 输出参考电压。芯片内已有一个1.2V的电压参考值 DA转换偏压。用来耦合偏置电压 比较器输入端。比较器能够由正弦波DA转换的输出产生方波。在接入比较器之前DA的输出应适当滤波以减小抖动。当置位OPBITEN和SIGN/PIB寄存器以置1，比较器输入接VIN 电流输出。这是一个高阻抗电流源。像200Ω电阻接于IOUT和AGND之间。IOUTB应该在AGND之间接200的外部电阻，也可直接接AGND，建议在AGND间接个20pF电容防止时钟馈通 模拟部分正极电源。范围2.3V~5.5V，在AVDD和AGND之间应加一个0.1uF的去耦电容。 为数字部分提供电源。DVDD的电压范围2.3V到5.5V，在DVDD和DGND之间加一个0.1uF的去耦电容。 数字电路运行在2.5V下。此电源产生于DVDD，用的是板上调节器。这个调节器需要一个100nF的去耦电容，接在此脚和DGND间，如果DVDD<=2.7V，那么此脚应与DVDD短接。 数字的地 摸你的地 数字时钟输入端。DDS输出地频率表述为主时钟频率的二进制小数形式。此输出地频率精确度和相位噪声由这个时钟决定 频率选择输入端。FSELECT控制频率寄存器，FREQ0、FREQ1，这用在相位累加器。要用的频率寄存器可以由FSELECT或FSEL位来选择。当FSEL位选择频率寄存器时，则FSELECT接于COMS 的高或低 2 3 17 REFOUT COMP VIN 19，20 IOUT IOUTB AVDD DVDD CAP/2.5V 电源 4 5 6 7 18 8 9 DGND AGND MCLK FSELECT 数字接口和控制 10 PSELECT 相位选择输入端，PSELECT控制相位寄存器,PHASE0/PHASE1,增加到相位累加器的输出，要用相位寄存器时可由FSELECT脚或PSEL位来选择，当由FSEL位控制时，FSELECT脚应接在CMOS的高或低 11 12 13 14 15 16 RESET SLEEP SDATA SCLK FSYNC SIGN BIT OUT
激活高数字输入端。此脚复位相应的内部寄存器置0，这相当于部分模拟输出。RESET不会影响地址存储器。 激活高位数字输入端，当此脚置高，DA转换关闭。此脚一样有控制SLEEP12位的功能。 数据串口输入端。16位数据由此输入 串行时钟输入。SCLK的每个下降沿就将一位输入AD9834 激活地位控制输入端。此为输入数据的帧同步信号。当FSYNC拉低，内部逻辑电路就会告知芯片一位新的字节进入了 逻辑输出。此脚可以输出比较器的输出，也可输出来自NCO的MSB，在寄存器置位POPBITEN可以使能此脚，DIGN/PIB为决定是比较器输出还是来自NCO的MSB输出。 典型的性能参数
AD9834中文资料
