A.3和7 B.12和12C.12和14D.15和15
6.用有向无环图描述表达式(x+y)*((x+y)/x),需要的顶点个数至少是 A.5 B.6 C.8 D.9
7.选择一个排序算法时,除算法的时空效率外，下列因素中,不重要老点的是 还需要考虑的是 I数据的规模 I数据的存储方式 m算法的稳定性 V数据的初始状态 A.仅皿 B.仅1、I C.仅I、m、IV D.I、I、皿、V
8. 现有长度为11且初始为空的散列表HT,散列函数是H (key)=key%7,采用线性探查(线性探测再散列)法解决冲突将关键字序列87; 40, 30, 6, 11, 22, 98, 20依次插入到HT后，HT查找失败的平均查找长度是
A.4
B.5.25 C.6 D.6.29
9.设主串T=*abaabaabcabaabe\模式串s=*ababc\采用KMP算法进行模式匹配,到匹配成功时为止,在匹配过程中进行的单个字符间的比较次数是
A.9 B.10 C.12 D.15
10. 排序过程中，对尚未确定最终位置的所有元素进行一 遍处理称为一。 趟\。下列序列中,不可能是快速排序第二趟结果的是
A.5, 2, 16, 12, 28, 60，32, 72 B.2, 16, 5, 28, 12, 60, 32, 72 C.2, 12，16, 5, 28, 32, 72，60 . D.5, 2, 12，28，16, 32，72，60
11. 设外存上有120个初始归并段，进行12路归并时，为实现最佳归并, 需要补充的虚段个数是
A.1 B.2 C.3 D.4
12. 下列关于冯诺依曼结构计算机基本思想的叙述中，错误的是 A.程序的功能都通过中央处理器执行指令实现
B.指令和数据都用二进制表示，形式上无差别 C.指令按地址访问，数据都在指令中直接给出 D.程序执行前，指令和数据需预先存放在存储器中
13.考虑以下c语言代码:unsigned short usi=65535 short si=usi;执行_上述序段后，si 的值是
A.-1 B. -32767 C. -32768 D. -65535
14.下列关于缺页处理的叙述中，错误的是 A.缺页是在地址转换时CPU检测到的一种异常 B.缺页处理由操作系统提供的缺页处理程序来完成 C.缺页处理程序根据页故障地址从外存读入所缺失的页 D.缺页处理完成后回到发生缺页的指令的下一条指令执行
15.某计算机采用大端方式,按字节编址。某指令中操作数的机器数为1234 FF00H,该操作数采用基址寻址方式，形式地址(用码表示)为FF12H,基址寄存器内容为F000 000H, 则该操作数的LSB (最低有效字节)所在的地址是
A. F000 FF12H
B. F000 FF15H C. EFFF FF12H D. EFFF FF15H
16.下列有关处理器时钟脉冲信号的叙述中,错误的是
A.时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成
B.时钟脉冲信号的宽度称为时钟周期，时钟周期的倒为机器主频 C.时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定 D.处理器总是在每来-个时钟脉冲信号时就开始执行一 -条新的指令 17.某指令功能为R[r2]+R[r1]+M[R[r0]],其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是I通用寄存器组(GPRs)
I算术逻辑单元(ALU) II.存储器(Memory) IV指令译码器(ID) A.仅I、I B.仅1、I、皿 C.仅I、皿、IV D.仅I、皿、IV
18.在采用“取指、译码取数、执行、访存、写回5段流水线的处理器中，执行如下指令序列，其中s0、s1、s2、s3 和t2表示寄存器编号。I1: add s2 s1, s0/R[5s2]+ -R[s1]+R[s0]I2: 1oad s3, 0(t2)/R[s3]+M[R[t2]+0]I3: add s2 s2 s3/R[s2]←R[s2]+R[s3]I4: store s2 0(t2)/M[R[t2]+0]←-R[s2]
下列指令对中，不存在数据冒险的是 A.I1和I3 B. I2和I3 C.I2和I4 D.I3和I4
19. 假定一台计算机采用3通道存储器总线，配套的内存条型号为DDR3-1333,即内存条所接插的存储器总线的工作频率为1333 MHz总线宽度为64位，则存储器总线的总带宽大约是
A.10.66 GB/s B.32 GB/s C.64 GB/s D.96 GB/s
20.下列关于磁盘 存储器的叙述中，错误的是 A.磁盘的格式化容量比非格式化容量小 B.扇区中包含数据、地址和校验等信息 C.磁盘存储器的最小读写单位为-一个字节
D.磁盘存储器由磁盘控制器、磁盘驱动器和盘片组成
21.某设备以中断方式与CPU进行数据交换，CPU主频为1 GHz, 设备接口中的数据缓冲寄存器为32位，设备的数据传输率为50kB/s.若每次中断开销(包括中断响应和中断处理)为1000个时钟周期，则CPU用于该设备输入输出的时间占整个CPU时间的百分比最多是
A.1.25% B.2.5% C.5% D.12.5%
22.下列关于DMA方式的叙述中，正确的是 I DMA传送前由设备驱动程序设置传送参数
新版同济大学软件工程考研经验考研参考书考研真题（附真题） - 图文
