数字时钟设计实验报告(收藏)

电 子 课 程 设 计

题 目：数字时钟

1 / 14

数字时钟设计实验报告

一、

设计要求：

要求：计时显示精度到秒；有校时功能。采用中

设计一个24小时制的数字时钟。 小规模集成电路设计。

发挥：增加闹钟功能。

二、

设计方案：

由秒时钟信号发生器计时电路和校时电路构成电路。

秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

校时电路采用开关控制时分秒计数器的时钟信号为校时脉冲以完成校时。

三、

电路框图：

译码器 译码器 译码器 时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校 时 电 路 秒信号发生器

2 / 14

图一 数字时钟电路框图

四、

电路原理图：

（一）秒脉冲信号发生器

秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。

?

振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz

脉冲。

?

分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能

扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。其电路图如下：

图二 秒脉冲信号发生器

3 / 14