好文档 - 专业文书写作范文服务资料分享网站

基于VHDL语言的频率计设计

天下 分享 时间: 加入收藏 我要投稿 点赞

. . . . .

目录

一、 课程设计任务: ...................................................................................................... 2 二、 课程设计原理: ...................................................................................................... 2 三、 课程设计所需仪器: ............................................................................................... 2 四、 课程设计使用的硬件资源及原理框图: ................................................................... 2 五、 设计过程及操作: ................................................................................................... 3

1、 FTCTRL测频控制模块: .................................................................................... 3 2、 计数器模块: .................................................................................................... 3 3、 REG32B锁存器模块 .......................................................................................... 3 4、 DECL7S译码器模块 ........................................................................................... 4 5、 分频器模块 ........................................................................................................ 4 6、 MUX多路选择器模块。 .................................................................................... 4 7、 器件连接: ........................................................................................................ 4 8、 操作过程: ........................................................................................................ 4 六、 设计各个模块代码: ............................................................................................... 5

1:FTCTRL模块 ........................................................................................................ 5 2:CNT_10计数器模块 ............................................................................................ 5 3:REG32B锁存器模块 ............................................................................................ 6 4:DECL7S译码器模块 ............................................................................................. 6 5:any_10 10分频器模块 .......................................................................................... 7 6:any_5 5分频器模块 .......................................................................................... 7 7:any_16 16分频模块 ........................................................................................... 8 8:MUX多路选择器模块 ......................................................................................... 9 9:顶层例化代码 ...................................................................................................... 9 七、总电路:.................................................................................................................. 12 八、管脚配置: .............................................................................................................. 13 九、设计结果: .............................................................................................................. 14

. . 优质资料 . .

. . . . .

一、课程设计任务: 设计8位十进制频率计

二、课程设计原理:

根据频率的定义和频率测量的基本原理,测定信号的频率必须有一个脉宽为1秒的对输 入信号脉冲计数允许的信号;1秒计数结束后,计数值锁入锁存器的锁存信号和为下一测频 计数周期作准备的计数器清0信号。这清0个信号可以由一个测频控制信号发生器TESTCTL 产生,它的设计要,TESTCTL的计数使能信号CNT_EN能产生一个1秒脉宽的周期信号,并对频率计的每一计数器CNT10的EN使能端进行同步控制。当CNT_EN高电平时,允许计数;低电平时停止计数,并保持其所计的脉冲数。在停止计数期间,首先需要一个锁存信号LOAD 的上跳沿将计数器在前1秒钟的计数值锁存进各锁存器REG4B中,并由外部的7段译码器译出,显示计数值。设置锁存器的好处是,显示的数据稳定,不会由于周期性的清零信号而不断闪烁。锁存信号之后,必须有一清零信号RST_CNT对计数器进行清零,为下1秒钟的计数操作作准备。

三、课程设计所需仪器:

Altrea DE2-115实验箱;quartusII 12.1;modelsim仿真软件。

四、课程设计使用的硬件资源及原理框图: 1、50MHz时钟源两个 2、拨动开关

3、7段数码管/液晶显示屏

. . 优质资料 . .

. . . . .

五、设计过程及操作:

1、FTCTRL测频控制模块:

频率计的核心控制部分为FTCTRL,该模块的技术是能信号CNT_EN能产生一个1s脉宽的周期信号(由于实验箱提供的是50MHz的高频信号,所以需要通过分频器获得1s脉宽信号),并对频率计中的计数器的EN使能端进行同步测控。当CNT_EN高电平时允许计数;低电平时停止计数,并保持其所设计的脉冲数。在停止计数期间,首先需要一个锁存信号LOAD的上升沿将计数器在前一秒钟的计数器的计数值锁存进锁存器REG32B中,并由外部的十六进制7段译码器译出,显示计数值。锁存信号后,必须有一清零信号RST_CNT对计数器清零,为下一秒的计数操作做准备。

2、计数器模块:

由于设计要求为8位十进制输出,所以采用的是十进制加法带进位的计数器级联的形式完成计数功能,每个单独的计数器有4位的十进制DOUT(3 DOWNTO 0)输出和一个进位COUT输出,输入的RST复位端、EN使能端和计数信号CLK端。级联时,将被测信号接入第一个各位的CNT_10计数器的CLK端,并且将每上一个的进位端与下一个的计数器CNT_10的计数CLK相连。

3、REG32B锁存器模块

锁存器为32位,包括一个锁存信号LK,32位的输入和输出。

. . 优质资料 . .

基于VHDL语言的频率计设计

.....目录一、课程设计任务:.................................................................
推荐度:
点击下载文档文档为doc格式
0opne7fp6z83hrt8bf1m52amw9lhy70089d
领取福利

微信扫码领取福利

微信扫码分享