《EDA 技术实用教程》部分习题解答
习题四
习题 4-5 列表详细说明 MAX+plusII 中 prim.mf 和 mega_lpm 库中的内容和用法。 答：prim：基本的元件
mf：主要是 74 系列芯片的逻辑元件 mega_lpm：参数可定制的复杂逻辑元件 ⊕习题 4-7 用 74139 组成一个 5-24 线译码器。 解：共使用 3 片 74139 作 6 个 2-4 译码
图
习题 4-8 用 74283 加法器和逻辑门设计实现一位 8421BCD 码加法器电路，输入输出均是 BCD 码，CI 为 低位的进位信号，CO 为高位的进位信号，输入为两个 1 位十进制数 A，输出用 S 表示。 解：如果二进制的和大于 9，需要再加上 6 来补成 BCD 码
2
第 1 章 概述
图
习题 4-9 设计一个 7 人表决电路，参加表决者 7 人，同意为 1，不同意为 0，同意者过半则表决通过，绿 指示灯亮；表决不通过则红指示灯亮。 解：方法有多种，仅举一例。
有多个 1 位全加器构成。
图
其中 1 位全加器的原理图如下：
图 1 位全加器
第 1 章 概述
3
习题 4-10 使用 prim 和 mf 库中的元件设计一个周期性产生二进制序列 01001011001 的序列发生器，用移 位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。 解：给出一种解法
习题 4-11 用 D 触发器设计 3 位二进制加法计数器。 解：注意 D 触发器级联时应取非端，否则只能作分频器
下图是异步计数器方式，同步计数器方式请读者自行考虑
习题 4-12 用 D 触发器构成按循环码(000->001->011->111->101->100->000)规律工作的六进制同步计数
器。
解：用同步计数器来实现。（事实上要求设计的是一个袼雷码计数器） 考虑不同状态时，对应的 DFF 输入端的值： Q2 Q1 Q0 D2 D1 000 0 0 001 0 1 011 1 1 111 1 0 101 1 0 100 0 0
EDA技术实用教程课(潘松)后答案解答
