一种新颖的高电源抑制带隙基准源电路设计

一种新颖的高电源抑制带隙基准源电路设计

郭 玮 冯全源* 庄圣贤 高 峡

【摘 要】基于0.18 μm BCD工艺，设计了一种新颖的低温漂高电源抑制比(PSRR)的带隙基准源电路。基准核心电路采用自偏置结构，简化了电路的设计。在不显著增加电路功耗与面积的前提下，通过引入预调节电路极大地提高了电路的PSRR。基准源输出采用负反馈结构，进一步提升了PSRR。Hspice软件仿真结果表明：在-40～150 ℃温度范围变化时，基准输出电压变化为283 μV，温度系数仅为1.18×10-6(ppm)/ ℃；基准的稳定输出电压为1.257 V；电源电压在3～6 V范围变化时，线性调整率为0.082 mV/V；5 V电源电压下，低频时电源电压抑制比为130 dB，在100 kHz时也能高达65 dB。电路整体功耗为0.065 mW，版图面积为63 μm×72 μm。 【期刊名称】科学技术与工程 【年(卷),期】2016(016)028 【总页数】5

【关键词】带隙基准 预调节电路 反馈输出 温度补偿 电源抑制 电子技术、通信技术

带隙基准源广泛应用于各种模拟、数模混合电路设计中，如电源管理芯片、数据转换芯片等等。高性能的带隙基准源要求其在较宽的温度范围内、较强的电源噪声干扰下和较大的工艺偏差下能保持稳定。在高速数模混合电路中，数字管的开关动作会在很宽的频谱范围内产生强烈的噪声干扰，此时带隙基准源的电源抑制性能显得尤为重要。目前应用较多的提高PSRR的技术有三种：①使用共源共栅电流镜;②提高嵌位运放的带宽和增益;③补偿高频极点。这些方法都