正文
一、 系统概述
如图（一）所示为八路智力竞赛抢答器的总体方框图。其工作原理如下：
抢答器系统原理框图如上所示。它由主体电路和扩展电路两部分组成，主体电路完成基本抢答后，选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时抢答的功能 二、单元电路设计方案和原理说明 ⒈抢答器电路设计
其原理说明：
(1)、抢答电路的功能有两个：一是能分辨出选手按键的先后，并
锁存优先抢答者的编号，供译码显示译码电路用；二是要使其它选手按键操作无效。
(2)、选用优先编码器74LS148、RS锁存器、译码器4511组成抢
答电路
(3)、抢答电路工作原理：当控制开关置于“清除”位置时，RS触发器的R端为低电平，输出Q4—Q1全为低电平。此时4511的BI=0， 显示器灭灯；74LS148选通输入ST=0,74LS148处于工作状态，而锁存电路不工作。当控制开关置于“开始”位置时，优先编码电路和锁存电路同时处于工作状态，当有选手按键抢答时，如5号选手优先按5号键，则74LS148输出Y2Y1Y0=010，YEX=0，经RS锁存后，Q1=1，BI=1，7448工作，Q4Q3Q2=101，经4511驱动译码后，显示器显示数字5。Q1=1使74LS148为高电平。即74LS148禁止工作，封锁其它按键输入，当按下的按键松开后，74LS148的YEX为高电平，但由于Q1输出仍为高电平不变，所以74LS148仍处于不工作状态，其它按键的输入信号不被接受，这就保证抢答者的优先性及抢答电路的准确性。 如图（二）所示为八路智力竞赛抢答器的抢答电路单元图: ——
—
—
—
⒉定时电路设计 节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。具体电路如图3。 原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、4511译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路4511显示到数码管上，其时钟信号由时钟产生电路提供。原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、4511译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路4511显示到数码管上，其时钟信号
由时钟产生电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管4511 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得 ，即秒脉冲。
具体电路如图3所示。
三、电路的安装与调试
这也过程说起来并不难，但也可以说是比较难的，因为按理说只要
把电路图原理弄懂了，按照原理图进行连接电路就行了，而实际上这么多的接口真正的做到每一个都不漏每一个都不会错还是比较难的，而且连起线来也是比较的慢比较的繁琐，第一面包板太小两个人一起连的话感觉相互挡着了，而且连好了彼此也不熟悉对方是怎么连的，到最后检查电路时会很困难，所以我和同组的肖康生就决定我们一个人负责看电路图知道布局和连线，另外一个人就只进行连线，这样以来的话，连起线来就比较的快不会相互挤着，而且还能够避免很多错误，最后实物电路的路线基本上两个人都会比较的熟悉自己是怎么接德鲁，等下检查线路时就会比较的容易。 总的来说，在安装电路的过程中，除了电路的布局要求美观以外，在电路的安装过程中就没有什么难的地方。接下来就是电路的调试了，在电路连接的过程中，我们采取的方法比较的好，连线的速度也比较的快，而且错误也比较的少，所以，在接好先后多电路进行调试时，第一遍我们就已经基本成功了，只是在倒计时环节，倒计时的数据总是无法与设计时的相同，本来设计的是从30到0的倒计时，然而，出现的数字倒计时总是停在39与30两数字之间，而且有的时候甚至还出现的加数计时的现象，数字变到了49，这一步让我们比较的棘手，以为检查连线实在是没有错误，而且对电路进行分块的检查与测试时也并没出现错误，就只是在74LS192这一块芯片上数据输出有问题，地位与高位的Q0有脉冲输出，而Q1、Q2、Q3皆没有脉冲信号出来。想了半天也没结果，我们只能再次对线路进行检查，确认无误后我们决定了暂时放弃检查电路，准备想老师求助，老师帮我
多路智力竞赛抢答器设计实验报告
