24．某寄存器中的值有时是地址，因此只有计算机的______才能识别它。 A．译码器______ B．判断程序______ C．指令______ D．时序信号
25．在虚拟存贮器中，当程序正在执行时，由______完成地址映射。 A．程序员 B．编译器 C．装入程序 D．操作系统
26．周期挪用方式常用于______方式的输入/输出中。 A．DMA______ B．中断______ C．程序传送 D．通道
27．至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。 A．节约元件 B．运算速度快
C．物理器件的性能决定 D．信息处理方便
28．下列叙述中正确的是______。 A．只有I/O指令可以访问I/O设备。
B．在统一编址下，不能直接访问I/O设备。 C．访问存储器的指令一定不能访问I/O设备。
D．在具有专门I/O指令的计算机中，I/O设备才可以单独编址。 29．在各种I/O方式中，中断方式的特点是______。 A．CPU与外设串行工作，传送与主程序串行工作。 B．CPU与外设并行工作，传送与主程序串行工作。 C．CPU与外设串行工作，传送与主程序并行工作。 D．CPU与外设并行工作，传送与主程序并行工作。
30．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接编码法，共有26个微命令，构成4个互斥类，分别包含3、5、12和6个微命令，则操作控制字段至少有______位。
A．4 B．12 C．15 D．26
三、简答题（满分30分，每题5分）
1．什么是软件与硬件的逻辑等效性，并举出两个实例。 2．画出微程序控制器的构成框图，并说明各部分的功能。
3．某四位加法器的四位进位信号分别为C．4、C．3、C．2、C．1，低位来的信号为C．0，请分别按下述两种方式写出C．4、C．3、C．2、C．1的逻辑表达式。
（1）串行进位方式______ （2）并行进位方式
4．当指令系统和数据通路结构确定后，给出组合逻辑控制器的设计步骤。比较组合逻辑控制器和微程序控制器的特点。
5．以打印机输出为例说明中断的全过程，并比较中断方式和DMA方式的特点。
6．比较C．ache和虚拟存储器，说明它们的相似点与不同。 四、综合题（共50分）
1．（6分）（1）定点补码加减运算溢出判断的三种方法是什么？分别列出逻辑表达式并加以说明。
（2）已知机器字长8位，x=-0．0111100，y=+0．1100100，求[x]补，[-x]补，[y]补，[-y]补，x+y=？，x-y=？要求给出运算器的计算过程，并用溢出判别方法判断结果是否溢出。
2．（4分）已知X=0．1010,Y=-0．1101,用原码一位乘法计算X*Y=？其中寄存器、加法器的宽度均为4位，要求写出详细计算过程与说明。
解: [X]原= ______ [Y]原= [X*Y]原= X*Y= 实现的具体过程： CP(部分积 Y(除数 ．(进位说明 寄存器) 寄存器) 触发器) 3．（6分）已知X=-0．0110101×211，Y=0．1100100×2-11（此处数均为二进制）。浮点数阶码用4位移码，尾数用8位补码表示（含符号位），
（1）写出X，Y的浮点数表示（要求格式：数符阶码尾数）。 （2）计算X+Y，要求给出运算过程（舍入采用0舍1入法）。
（3）如何判断浮点补码加减运算是否溢出并说明发生溢出时如何处理？并判断上述运算结果是否溢出。
4．（7分）有一个全相联C．ache系统，C．ache由8个块构成，CPU送出的主存地址流序列分别为：14、18、14、18、8、4、8、10，求
（1）每次访问后，C．ache的地址分配情况。
（2）当C．ache的容量换成4个块，地址流为6、15、6、13、11、10、8、7时，求采用先进先出替换算法的相应地址分配和操作。
5．(3分)设指令字长为16位,每个操作数的地址码为6位,指令有零地址、一地址、二地址3种格式。
（1）设指令系统的操作码长度和位置固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？
（2）采用扩展操作码技术，二地址指令最多有几种？
（3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？
6．（6分）设某机存储字长、指令字长和机器字长均相等，该机的指令格式如下：
5 OP
3 M
8 A
其中，A为形式地址，补码表示（包括一位符号位）；M为寻址方式， M=0立即寻址；
M=1直接寻址（此时A视为无符号数）； M=2间接寻址（此时A视为无符号数）；
M=3变址寻址（A为位移量，变址寄存器为Rx）； M=4相对寻址。
求：（1）该指令格式能定义多少种不同的操作？立即寻址操作数的范围是多少？
（2）写出各种寻址方式（M=1、2、3、4）计算有效地址的表达式。 （3）当M=1、2、4时，能访问的最大主存空间为多少机器字 7．（8分）某半导体存储器容量4K×8位。其中固化区2K×8位（低地址），用1K×8位的EPROM芯片组成；随机读写区2K×8位（高地址），由2K×4位的SRAM芯片组成。地址总线A11–A0，双向数据总线D7–D0，R/W控制读写。试问：
（1）数据缓冲寄存器多少位？地址寄存器多少位？
（2）二种芯片各需多少片？求每片芯片的片选逻辑式与地址分配完成下表。
（3）设计并完成该存储器逻辑图，注明芯片与地址总线、数据总线和R/W信号线的联结，并实现片选逻辑。 芯片 芯片 芯片 芯片 片选逻辑 地址范围 编号 类型 容量 地址 表达式 C．S1= 1 EPROM 1K A9~A0 C．S2= 2 3 C．S3= C．S4= 4 逻辑图： D7~D4 D3~D0
地址 A11~A0 8．（10分）某计算机的数据通路如下图所示，其中M—主存，MBR—主存数据寄存器，MAR—主存地址寄存器，R0~R3—通用寄存器，IR—指令寄存器，PC．—程序计数器（具有自增能力），C．、D—暂存器，ALU—算术逻辑单元，移位器—左移、右移、直通传送。所有双向箭头表示信息可以双向传送。
请按数据通路图画出下列指令的指令周期流程图：
（1）MOVR1，-(R2)，指令功能是(R2)-1→R2，((R2))→R1。
（2）ADD(R1)，(R2)+，指令功能是((R1))+((R2))→(R1)，(R2)+1→R2。
移位器 ALU A B +1 IR PC C D ______
+1 R0 R1 R2 R3 MAR
MBR M 2013年北京科技大学869计算机组成原理考研真题
试题编号：869______试题名称：计算机组成原理（共9页）
适用专业：计算机科学与技术、软件工程、计算机技术（专业学位）、 软件工程（专业学位）______
说明：所有答案必须写在答题纸上，做在试题或草稿纸上无效。 一、选择（满分20分，每题1分）
1．计算机中采用补码运算的目的是为了（） A．与手工运算方式保持一致 B．提高运算速度 C．简化计算机的设计 D．提高运算的精度
2．下列叙述中，不正确的是（）
A．串行加法器位数越多加法时间越长
B．超前进位加法器位数越多高位电路越复杂 C．串行加法器比超前进位加法器的加法时间长的原因是串行加法器进位串行传递
(D)串行加法器比超前进位加法器的加法时间长的原因是串行加法器高位电路复杂
3．IEEE754的浮点数C．1E00000hex代表的真实数值是() A．-7．0______ B．-28．0
C．-14．0______ D．14．0
4．关于海明校验码的说法中，正确的是（） A．只能检测出一位出错 B．能检测出两位同时出错 C．不能指出哪一位出错 D．能纠正两位错误
5．以下几种存储器中，存取速度最快的是（） A．C．ache______ B．寄存器
C．内存______ D．闪存
6．关于DRAM刷新的说法中，错误的是（）
A．刷新是通过对存储单元进行“读但不输出数据”的操作来实现的 B．刷新时指对DRAM中的存储电容重新充电
C．由于DRAM内部设有专门的刷新电路，所以访存期间允许刷新 D．刷新是按行进行的
7．在程序的执行过程中，C．ache与主存的地址映射是由() A．操作系统来管理的
北京科技大学计算机组成原理历年考研真题汇编附答案
