6. 過錫爐方向性的考量： PCB LAYOUT時所有元件應儘量依同一方向配置 7. a.上下層零件PAD邊緣距離板邊至少4MM,(下限3MM) b.下層SMD零件距離DIP零件的PAD至少3MM(邊對邊) c.H4定位孔與RJ-45同方向, 且距離板邊X=5 ,Y =5MM, d.RJ-45下層零件距離板邊7MM
8. PCB LAYOUT設計
1. 佈局前的準備 :先將layout軟體單位設置為mm, 避免載入機構圖時因單位不同產生比例問題 ; File?import?.dxf ,將載入的機構圖放置於LAYER27(Assembly Drawing Top), 2. 畫出版框 : Draftin Icon?Boardoutline 3. 確定定位孔 : 螺絲孔定位
4. 板內元件局部高度控制: 繪製出禁止區? Draftin Icon ?Keepout 5. 固定有條件限制的元件:先擺關鍵元件,面積比較大的元件,零散的元件
6. 輸入NETLIST : File?import .asc ,import後出現的.err檔案必須逐一檢查問 題直到出現 Import no error 7. 參照線路圖，結合機構，進行佈局
8. 對層定義﹑線寬﹑線距﹑過孔﹑全局參數等作設置
z 層定義: Setup?layer Definition z 線寬﹑線距﹑過孔 Setup?design rules
規則設置處: 9.擺放零件時數位電路零與類比電路零件分開,尤其數位電路要遠離磁性元件,佈局同時把數位地與類比地先規劃雛形,避免走綫時再做大幅修改
6
層定義設定處: Setup?layer Definition
層名稱 正片 負片 分割混合 使用於混合層時設置層面所使用的NET 變更層數 ON/OFF層面 z 手工佈線:
參照線路圖進行欲佈線，檢查佈線是否符合要求，修改布線 ，並符合相應要求。
z 走線規律：
1、走線方式 ,盡量走短线，特别是小信号。
2、走線形狀同一層走線改變方向時,應走斜線(轉45度 )禁止走直角。 3、電源線與地線的設計40－100mil，高頻線用地線屏蔽。
4、多層板走線方向相互垂直，層間耦合面積最小；禁止層與層間平行走线。 5、VIA設計的控制。
7
9. Transmission Line ( 傳輸線 )
z 傳輸線分2種 : Microstrip及Stripline。
z Microstrip :一般走在外層的Trace屬於Microstrip， 例如 Component size及solder
size的Trace。
z Stripline :一般走在內層的Trace屬於Stripline。
z Microstrip& Stripline的特性阻抗不一樣，必須避免不同型態的傳輸線存在於不同的
層面上。
10.General Guidelines – 跨Plane
z 高頻訊號走線須注意不跨不同Power Plan的問題，否則會因Return Path不好造成信
號不好。
z 銅箔在VCC GND Plan 層面盡量避免有連續破孔情形出現,
z 如下圖:第2層有兩個不同Plane AGND及DGND，圖(二)Clock trace同時跨在 AGND及
DGND，此信號一定不好
Anothergroundplane RECOMMENDED Clock traceAnothergroundplaneClocktraceRelativegroundplaneRelativegroundplaneNOT RECOMMENDED 圖(一) 8 圖(二)
11. General Guidelines – 繞線
● Serpentine trace (蛇行線):一般在Bus或clock應用上，常為了要求等長， 必須將較
短的Trace要求繞線增加長度，方能達到所要求的長度。
● 繞線須注意那些事項:首先要注意繞線本身的間距S，S間距越小，decouple效應越明顯，信號越差，所以S越大越好，但因空間有限，依3-W原則，S必須為2倍線寬為佳。
z
何為3-W法則：例如當訊號寬度為5mils(W)時，則Trace兩旁的Space需為10mils(2W)，如此可降低2線之件的Crosstalk效應，一般針對高頻訊號(例如CLK)而言，經常運用3-W法則來降低Crosstalk，或是用GND作屏敝。 相鄰 Trace
Clock Trace
相鄰 Trace
* Note : 兩條Trace之間不能有VIA(貫穿孔)
10 mils ( 2W )5 mils ( 1W ) 10 mils ( 2W )
9
12. General Guidelines – Damping Resistor
● Damping 電阻: 一般高頻信號在source端會加一顆串接電阻作阻抗匹配即稱為Damping
電阻，最常見應用就是clock signals，而Damping resistor擺的位置必須靠近source端(越近越好)，如下圖所示
Clock Generator
越短越好
Chips Damping Resistor 13. General Guidelines - RJ45 to Transformer
● RJ45? Transformer的抽頭，線寬20mils， Differential pair Trace必需平行等距。
Transformer的抽頭走線方式 z Transformer To PHY : Differential pair Trace必需平行等距，PHY與
Transformer之間的Termination resister49.9Ω&0.01uf電容，在giga port 需放置在靠近PHY pin處，在10/100port則靠近Source端?RX+ -訊號線的 Termination resister靠近Transformer， TX+ -訊號線的Termination resister靠近PHY，不同的Differential pair Trace 之間需包GND或是使用 3-W法則
z Differential pair Trace走線時,轉彎轉偶次數,相互抵消相位
10
台湾硬件工程师15年layout资料
