计算机组成原理（第二版）唐朔飞 各章节知识点

第一章知识总结（一）

2017-04-19 马辉 安阳师院mh 一个完整的计算机系统包括了硬件和软件两个子系统。

计算机组成原理关注传统机器语言机器M1和微程序机器M0，它们是实际机器，所看到的机器功能与结构由硬件电路直接实现。

硬件部分按冯诺依曼观点分为运算器、

控制器、存储器、输入设备和输出设备五大功能部件。它们之间用系统总线进行连接。系统总线按传输内容分地址总线、数据总线和控制总线三类。

软件部分包括系统软件和应用软件两类，它们通常使用机器语言、汇编语言和高级语言三种计算机语言进行编写。由于机器硬件电路只能识别用0、1编写成的机器语言程序，所以用汇编或高级语言编写的源程序在运行前需使用汇编程序、编译程序或解释程序进行翻译。

软件的狭义观点是：软件是人们编制的具有各类特殊功能的程序，广义观点是：软件是程序以及开发、使用和维护程序需要的所有文档。

为了简化对复杂的计算机系统的理解，对计算机系统进行了层次结构划分，通常分为微程序机器、传统机器语言机器、操作系统虚拟机、汇报语言虚拟机、高级语言虚拟机等。从不同角度、层次理解机器的功能与使用方法，简化了需要掌握的知识内容。

虚拟机：依赖于一定的系统软件，所体现出的具有某种结构、功能和使用方法的计算机。

冯诺依曼关于计算机结构的观点： 1、计算机由五大功能部件组成。 2、指令和数据均用二进制数表示，以同等地位存放于存储器中。 3、存储器按地址进行访问。 4、指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。 5、指令在存储器内按顺序存放，通常被顺序执行，在特定条件下，可根据运算结果或设定的条件改变执行顺序。6、机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。

现代大部分机器仍采用“存储程序”思想构建，仍属于冯诺依曼结构的计算机。

典型的冯诺依曼计算机以运算器为中心，现代计算机转化为以存储器为中心。

现代计算机可认为由三大部分组成：CPU（包含了运算器和控制器、及高速缓存）、I/O设备及主存储器。CPU和主存合起来称主机（及电源、总线与I/O接口），I/O设备也称外设。

运算器的核心是算术逻辑单元ALU，控制器的核心是控制单元CU。外存（辅存）属于I/O设备。

第一章知识总结（二）

2017-04-20 马辉 安阳师院mh 存储元件（或称存储基元、存储元）：能存放一位二进制代码“0”或“1”的电路。

存储单元：包含若干存储元，可存放一串二进制代码，通常对每一个存储单元分配一个唯一的单元地址。 存储字：一个存储单元中所存放的二进制代码内容。

存储字长：一个存储字二进制代码的位数。

主存的工作方式就是按存储单元的地址号来实现对存储字各位的存（写入）、取（读出）。这种存取方式称为按地址存取，即按地址访问存储器（访存）。

MAR：存储器地址寄存器，用来存放欲访问的存储单元的地址。

MDR：存储器数据寄存器，用来存放从存储单元读出的代码或准备写入某存储单元的代码，其位数与存储字长相等。

如若MAR为16位，MDR为32位，则配套存储容量为2的16次方 乘于32位，即2Mb或256KB。

ALU：算术逻辑单元 ACC（或A、或AC）：累加器 MQ：乘商寄存器

X：操作数寄存器

PC：程序计数器，存放欲执行指令的地址。

IR：指令寄存器，存放当前正执行的指令代码。

CU：控制单元，分析当前指令所需完成的操作，并发出各种微操作命令序列，用以控制所有被控对象。

机器字长：CPU一次能处理数据的位数，通常与CPU中的通用寄存器位数一致。 存储容量：包括主存容量和辅存容量，存储器能存放二进制代码量的表示。可以用总位数表示，或用字节数表示，主存更通常用单元数乘于存储字长表示。

主频：CPU工作所使用的时钟信号的频率。主频取导为时钟周期，表示一个时钟信号持续的时间长度。 MIPS：每秒钟执行多少百万条指令。（GIPS）

CPI：执行一条指令所需的时钟周期个数。

FLOPS：每秒浮点运算次数。（MFLOPS或GFLOPS或TFLOPS）

第二章知识总结

2017-04-21 马辉 安阳师院mh 1946年，第一台电子数字计算机ENIAC诞生于美国宾夕法尼亚大学，它采用电子管构造，使用十进制运算。

早期计算机的更新换代集中体现在组成计算机基本电路的元器件上，按此可以把计算机发展分为：第一代，电子管计算机；第二代，晶体管计算机；

第三代，中小规模集成电路计算机；第四代，大规模、超大规模集成电路计算机。

现代计算机作为一门独立学科迅猛发展，是由于微处理器的出现、软件技术的完善及应用范围的不断扩宽所带来的必然结果。

1971年，美国Intel公司研制成世界上第一个4位的微处理器芯片4004。

摩尔定律：微芯片上集成的晶体管数目每3年翻两番。

微型计算机的发展在很大程度上取决于微处理器的发展，而微处理器的发展又依赖于芯片集成度和处理器主频的提高。

计算机的应用： 科学计算 数据处理

计算机控制（工业控制、实时控制等）网络应用（电子商务、网络教育、电子政务等）

多媒体应用（电子动画、虚拟现实等）办公自动化 管理信息系统

CAD / CAM / CIMS / CAI

人工智能（模式识别、语音识别、专家系统、机器人、自然语言理解等） 第三章知识总结（一）

2017-05-02 马辉 安阳师院mh 总线：是连接多个部件的信息传输线，是各部件共享的传输介质。

在某一时刻，只允许有一个部件向总线发送信息，理论上，允许多个部件同时从总线上接收相同的信息。

从不同角度可以有不同的总线分类方法：

按数据传送方式：并行传输总线和串行传输总线

按总线使用范围：计算机总线、测控总线、网络通信总线

按传输方向：单向总线和双向总线 按连接部件的不同：片内总线、系统总线、通信总线

片内总线：为并行总线，该组线路可传各种类型信息

系统总线：为并行总线，按传输信息的不同，再分为数据总线、地址总线和控制总线三个组成部分。 通信总线越来越多用串行总线

总线的使用要考虑如下总线特性：机械特性、电气特性、功能特性、时间特性

总线的性能指标最重要的是总线带宽（或叫总线数据传输率），单位时间内总线上传输数据的位数，以每秒传输多少位或多少字节表示。 注意区分MBps和Mbps

关键因素：一秒能传多少次，每次能传多少位。

总线标准：

ISA：工业标准结构总线 EISA：扩充的工业标准结构总线

VESA：视频电子标准协会总线 PCI：外围部件互连总线 AGP：加速图形端口总线 USB：通用串行总线 PCI-Express总线 RS-232C总线

第三章知识总结（二）

2017-05-03 马辉 安阳师院mh 总线主设备：对总线有控制权的设备或模块

总线从设备：没有总线控制权，只能响应主设备发来的总线命令的设备或模块 理解：

1、在有些系统中主设备、从设备不是固定的

2、主设备不一定就是向总线发送数据信息的设备

总线判优控制（总线仲裁）：分配总线控制权，决定谁是主设备 判优控制分为集中式和分布式两大类 集中式细分为：

1、链式查询：需三根线完成控制，但优先级固定，对故障敏感 2、计数器定时查询：优先级灵活 3、独立请求：需2n根线完成控制，速度最快

通常将完成一次总线操作的时间称为总线周期，可分为4个阶段 申请分配阶段；寻址阶段；传数阶段；结束阶段

但对只有一个主设备的简单系统，可只需寻址和传数两个阶段。

总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合。通常用四种方式：同步通信、异步通信、半同步通信、分离式通信。

同步通信：通信双方由统一时标信号控制数据传送。（按双方工作速度，确定一个时间标准，对双方动作的时间配合固定下来，什么时间就该干什么，完成通信过程，理论上任何设备间都可采用，通常用在速度较一致的设备间。）

异步通信：没有公共的时钟标准，允许双方速度不一致，采用应答信号（握手信号）联络，决定双方的操作。

异步通信的应答方式按联系紧密程度分不互锁、半互锁和全互锁三种。

异步并行通信中有专门线路传输应答信号，但异步串行通信中为传输应答信号和信息，通常要约定传输字符格式，如：1个起始位（低电平），5～8个数据位，1个奇偶校验位，1或1.5或2个终止位（高电平）。传送时起始位后面紧跟的是传送字符的最低位。起始位至终止位构成一帧。

（如何知道一个位传输时间？异步串行通信中也有时钟信号，通常用记够若干时钟代表传一位的时间，但该时钟信号不用于决定传输的开始和结束。）

异步串行通信的数据传送速率用波特率来衡量

波特率：单位时间内传送的二进制数据的位数，单位为bps。

比特率：单位时间内传送的二进制有效数据的位数，单位为bps。 第五章知识总结（一）

原创 2017-06-12 马辉 安阳师院mh

现代计算机可认为由三大部分组成：除CPU和主存储器外，还有输入输出模块，又称I/O系统。I/O系统由I/O软件和I/O硬件两部分组成，其中I/O软件由I/O指令或通道指令编写，具有：①将用户编制的程序（或数据）输入主机内。②将运算结果输送给用户。③实现输入输出系统与主机工作的协调等作用；而I/O硬件在带有接口的I/O系统中包含接口模块及I/O设备两大部分。

I/O设备与主机的联系方式包括：1、I/O设备编址方式。2、设备寻址。3、传送方式（并行传送、串行传送）。4、联络方式（立即响应、异步应答、同步联络）。5、连接方式（辐射式、总线式）等问题。其中编址方式分统一编址（不需设置专门的I/O指令）和不统一编址（需设置专用的I/O指令）两种。

CPU和主存构成了主机，主机外的大部分硬件设备都可称为外部设备，简称外设。I/O设备大致可分为三类：人机交互设备、计算机信息的存储设

备、机-机通信设备。其中人机交互设备可分为输入设备和输出设备两种。常见的输入设备有键盘、鼠标、触摸屏等；常见的输出设备有显示器、打印机等。

显示器按显示器件划分，有阴极射线管CRT显示器、液晶LCD显示器、等离子PD显示器及发光二极管LED显示器等。分辨率和灰度等级（或颜色数）是显示器的两个重要技术指标，分辨率是指显示屏面能表示的像素点数，灰度等级是指显示像素点相对亮暗的级差。

为使人眼能看到稳定的图像，显示屏需进行刷新，一般刷新频率要大于30次/秒。为进行刷新操作，需由刷新存储器（帧存储器或视频存储器）保存当前一屏信息内容，其容量与分辨率和灰度等级（或颜色数）有关，其带宽或存取周期要满足刷新要求。

计算机处理汉字需考虑输入码、内码和字形码三个问题。输入码常从音、形两个角度考虑；内码用两个字节表示一个汉字，其来源于汉字统计、排序的区位码；字形码（字模码）用点阵或矢量曲线表示汉字字形，最小汉字点阵为16×16，在单色显示下该点阵一个汉字字形码需32B。

国标码=区位码+2020H 机内码=国标码+8080H

（区位码区号在前，位号在后，从16区即10H区开始表示汉字，共1-94区，1-94位）

I/O接口是指主机与I/O设备间设置的一个硬件电路及其相应的软件控制，其作用有：设备选择、数据缓冲、数据格式转换、电平转换、接收控制命令、发送设备状态等。端口是指接口电路中的一些寄存器，按存放信息可分为数据端口、控制端口和状态端口等。I/O接口的分类：并行和串行接口、可编程和不可编程接口、通用和专用接口等。

第五章知识总结（二）

原创 2017-06-13 马辉 安阳师院mh

程序查询方式是指由CPU通过执行程序不断查询I/O设备是否已做好准备，从而控制I/O设备与主机交换信息。该方式中，只要一启动I/O设备，CPU便不断查询I/O设备的准备情况，从而终止了原程序的执行。当I/O设备准备就绪后，CPU要执行I/O读写指令完成数据传输，也不能执行原程序。使CPU和I/O设备处于串行工作状态，CPU的效率不高。

程序中断方式指CPU启动I/O设备后，不查询设备是否已准备就绪，继续执行自身程序，只是当I/O设备准备就绪并向CPU发送中断请求后才予以响应，提高了CPU的工作效率。

计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返回到现行程序的间断处，继续执行原程序，这就是“中断”。

中断接口电路部分：

中断请求触发器INTR：当设备准备就绪，准备向CPU提出中断请求时，对INTR置“1”，表示向CPU提请求。中断源：能向CPU提出中断请求的设备或事件统称为中断源（分内中断和外中断两类，外中断多为硬件设备中断）。中断优先级：当多个中断源同时向CPU提出请求时，CPU只能按其性质进行排队处理，即不同中断源间分配了不同的处理优先次序。就I/O中断而言，速度越高的设备优先级越高。中断屏蔽触发器MASK：可通过对其置“1”，表示屏蔽封锁掉某中断源的请求信号。

CPU响应中断请求后，要暂停现行程序，转去执行该设备的中断服务程序。每个服务程序都有一个入口地址，CPU必须找到该入口地址（查找方法有硬件法和软件法）。硬件向量法：通过向量地址来寻址设备的中断服务程序入口地址，而向量地址由硬件电路产生。

I/O中断处理过程：

CPU响应中断的条件：1、设备准备就绪。2、设备未被屏蔽。3、设备的中断请求信号进入CPU，且CPU内中断允许触发器EINT为“1”能响应中

断。4、在一条指令执行结束时刻响应中断。

中断处理过程：中断请求、中断判优、中断响应、中断服务、中断返回。

中断服务程序：

四大步骤：保护现场、中断服务、恢复现场、中断返回。

CPU决定响应中断后，进入中断周期，该阶段操作有保存断点（PC值，原程序中该执行的指令地址），关中断（设中断允许触发器EINT=“0”），判别中断源，确定中断服务程序入口地址并送PC（系统电路自动完成该周期操作，又被称为中断隐指令）。

保护现场指保存通用寄存器和状态寄存器的内容，常压入堆栈保存。恢复现场是从堆栈弹出恢复这些寄存器内容。中断返回是取回原PC值，以便继续执行原程序。

多重中断（中断嵌套）：在中断事件处理中，有更高级别中断请求出现，此时停止现行中断服务程序执行，优先完成更高级别中断事件处理。单重中断系统中服务程序流程为：保护现场（中断周期内已关中断）、设备服务、恢复现场、开中断、中断返回。多重中断服务程序流程为：保护现场、开中断、设备服务、关中断、恢复现场、开中断、中断返回。（原因是：现场的保存和恢复不允许被打断）

DMA（直接存储器存取）方式：

设置一个硬件设备（叫DMA接口或DMA控制器）管理高速外设与主存之间的一批信息交换过程（程序中断的每次中断传输都有额外的保存现场、恢复现场等操作，降低了CPU效率。DMA的每次传输不需CPU干预，只需DMA控制器占用总线一个存取周期，CPU执行效率更高）。

DMA接口与CPU共用主存，为有效分时使用，DMA可采用1、停止CPU访问主存。2、周期挪用（窃取）。3、DMA与CPU交替访问。其中周期窃取为典型的DMA方式，当出现同时请求访存冲突时，DMA操作优先。

DMA工作过程：1、预处理（通过中断方式请求CPU对DMA接口进行初始设置）。2、数据传送（DMA接口控制完成每次准备好数据的交换）。3、后处理（通过中断方式请求CPU做一些DMA的结束工作）。

DMA方式与程序中断比较： 1、数据传送：程序中断靠程序，DMA靠硬件。

2、响应时间：程序中断在一条指令执行结束时，DMA在一个存取周期结束时。

3、程序中断有处理异常的能力，DMA无。

4、程序中断要保护现场，DMA不用。

5、DMA的优先级比程序中断高。

第七章知识总结（一）

2017-05-05 马辉 安阳师院mh 指令：表示让计算机实现某种操作的命令（机器硬件电路能直接理解的是二进制表示的机器指令，有时人们书写为助记符表示的汇编指令）

指令系统：一台计算机能理解的全部机器指令的集合（不同机器有不同的指令系统）

指令基本格式：由操作码和地址码两部分组成。操作码：用来指明该指令所要完成的操作。地址码：用来指出该指令的源操作数的地址、结果的地址及下一条指令的地址。

操作码分固定长度设计和可变长度设计，一般k位的操作码有（2的k次方）个代码，最多表示（2的k次方）条指令；

在可变设计中可随指令地址码的减少扩展操作码，在扩展中注意对较短操作码要留下扩展标志代码（不表示操作功能，只说明把操作码向后扩展）。扩展设计的另一个原则是尽量安排使用频度高的指令占用短的操作码，这样可缩短指令译码时间。

操作码长度固定便于设计指令译码电路，长度可变便于安排指令包含的信

息（指令长度不变多表示指令，或加快指令译码执行，但译码电路会复杂化）

指令按地址码部分的地址个数可分为：四地址指令、三地址指令、二地址指令、一地址指令和零地址指令。（现在基本不使用四地址指令，而一地址指令也可表示对两个数据进行运算）

指令字长：一条机器指令具有的二进制位数。其取决于操作码的长度，操作数地址的长度和操作数地址的个数。（分指令字长固定的计算机和指令字长可变的计算机，可变时一般为字节倍数）

机器中常见的操作数类型有地址、数字、字符、逻辑数据等，在使用中考虑它们在存储器中的存放方式，包括存放的次序问题和对准边界问题。存放次序分大端次序和小端次序（数据的高位部分在地址大的字节中存放，低位部分存放在地址小的字节中）。

第七章知识总结（二）

2017-05-16 马辉 安阳师院mh 操作数类型及其存储：

存储器分按字寻址的和按字节寻址的两种情况，按字寻址时一个字空间分配一个地址（字的位数可为16或32，这就是一个最小寻址单位）；按字节寻址时每个字节分配一个地址，但操作数可能要占几个字节，所以里面也

有字的概念，也能按字访问几个字节空间（2个或4个字节）。此时，一般用该字包含的几个字节对应地址中的最小字节地址值作为字地址。

数据存储的对准和次序问题都是对字节寻址的系统存在，以4个字节构成一个字为例（字地址为4的倍数值）：对准边界存放时，单字节的信息可存放到任意地址的一个字节中；两字节的一个信息必须从半字起点（偶地址）存放；4字节一个字长的信息从字起点（4的倍数地址）存放。

操作类型：

通常机器中必须要有数据传送类、算术运算类、逻辑运算类，移位类，转移类、输入输出类等指令，其中数据传送类指令对状态位没有影响，算术运算类指令对状态位都有影响，逻辑运算类指令对结果为零状态位有影响，移位类指令对进位状态位有影响。

寻址方式：确定本条指令的数据地址

及下一条将要执行的指令地址的方法。它可分为指令寻址和数据寻址两大类，并直接影响指令格式和指令功能。

指令寻址比较简单，分为顺序寻址和跳跃寻址两种。现代机器中顺序寻址依赖于PC实现，每次使用PC的值取指后其值顺序递增，使得接下来能取下一条指令。跳跃寻址通过转移类指令实现，其常用的具体寻址方法有直接寻址和相对寻址（对应称为绝对跳

转和相对跳转），理论上也可用间接寻址或寄存器间接寻址实现。

数据寻址方法较多，为区分指令中采用的寻址方式，一：指令字中设置一寻址特征字段。二：指令操作码隐含说明该用何种寻址方式。

指令代码中地址字段表示的地址称为形式地址，记作A；操作数的真实地址称为有效地址，记作EA。不同的寻址方式，从A得到EA的方法不同。

1、立即寻址：指令地址字段给出了操作数据，该数据称为立即数（Simm），常采用补码表示有符号数据，其位数决定了表示数据的范围。

2、直接寻址：指令地址字段给出的即是有效地址，EA=A。

3、隐含寻址：指令代码中不明确表示操作数地址，常隐含使用某个寄存器，该寄存器中为操作数据。

4、间接寻址：指令代码的地址字段表明了操作数有效地址所在的存储单元，EA=（A）。一般系统只支持一次间接寻址。

5、寄存器寻址：指令地址字段给出寄存器地址（编号），操作数据在该寄存器中，具有寻址快，缩短指令字长优点，在现代机器中使用很普遍。

6、寄存器间接寻址：指令地址字段给出寄存器地址（编号），但该寄存器内为操作数有效地址。EA=（R）。 第七章知识总结（三）

2017-05-17 马辉 安阳师院mh 7、基址寻址：有效地址等于指令字中的形式地址与基址寄存器中的内容相加，即：EA=A+（BR）。

有些系统中设有专门的基址寄存器，使用时反映出使用基址寻址即可；有些系统中没有专门的基址寄存器，使用中需明确指出用哪个通用寄存器作为基址寄存器。

特征：1、可扩大操作数的寻址范围（基址寄存器的位数大于形式地址A的位数）。2、支持多道程序。3、基址寄存器内容由系统确定，不能由用户修改。

8、变址寻址：有效地址等于指令字中

的形式地址与变址寄存器的内容相加，即：EA=A+（IX）。 特征：1、可扩大操作数的寻址范围（变址寄存器的位数大于形式地址A的位数）。2、变址寄存器内容由用户设定，在程序中可变。3、主要用于处理数组问题（通过循环，对一批数据一次一次作同样的处理）。

9、相对寻址：有效地址是将程序计数器PC的内容与指令字中的形式地址相加而成，即：EA=（PC）+A。常用于转

移类指令，实现转移目标地址的确定，此时，形式地址A部分又称位移量disp，可正可负，实现在当前指令周围的跳转。

10、堆栈寻址：堆栈是先进后出的存储空间，只能从栈顶读写数据，而栈顶的地址保存在堆栈指针SP中，所以其即是一种隐含寻址，又本质上可视为寄存器间接寻址（SP为一个寄存器）。

堆栈寻址一要考虑按入出数据的大小对栈顶地址的修改量是多少，二要考虑入出操作中对地址修改和数据读写的具体顺序。

一些复合寻址方式：

基址加变址寻址：EA=（BR）+（IX）+A

先变址后间址： EA=（A+（IX）） 先间址再变址： EA=（A）+（IX） 相对间接寻址： EA=（PC）+（A）

RISC：精简指令系统计算机 CISC：复杂指令系统计算机

RISC机器的主要特点：

1、选取使用频度高的简单指令及有用且不复杂的指令，对复杂操作功能不设置对应的指令，通过简单指令的组合实现。

2、指令长度固定，指令格式种类少，寻址方式种类少，通常寻址简单高效。 3、CPU中设置较多通用寄存器。 4、只有LOAD/STORE指令允许访存，其余指令的操作都在寄存器内完成。 5、采用流水线技术，一个时钟周期可完成一条指令。

6、控制器采用组合逻辑控制。 7、重视程序编译中的优化处理。

计算机执行程序所需的时间P=I×C×T；其中I是程序编译后在机器上要运行的机器指令数；C为执行每条指令所需的平均机器周期；T是每个机器周期的执行时间。 第八章作业答案

2017-05-26 马辉 安阳师院mh 8.11

（1）安排时钟周期时，应考虑该时间段内能完成各步骤操作，应取90ns。 （2）数据相关时，第2条指令的译码并取数（ID）操作应推迟到前一条指令写完结果（WR）再进行，所以是推迟2个时钟周期，即180ns才不发生错误。

（3）数据相关不推迟时，可采用定向技术（或相关专用通路技术）实现。 8.12

流水操作下，时钟周期应取10ns；在5段流水中完成12条指令的执行，需要的时间是（12+5-1）×10ns=160ns。 在非流水下，每条指令的执行用时为（10+8+10+10+7）ns=45ns，完成12条指令的执行需时为12×45ns=540ns。

所以该流水线的加速比为：540/160=3.375

实际吞吐率为：12/160ns=75MIPS。

第七章作业答案

2017-05-25 马辉 安阳师院mh 7.16

（1）由于指令系统完成108种操作，操作码位数固定，所以需要7位操作码表示（27=128>108）。由于具有六种寻址方式，安排寻址特征字段的话，需要3位来区分。指令字长等于存储字长，都为16位，所以单字长一地址指令格式为：

OP：操作码字段，区分108种操作， M：寻址特征字段，区分6种寻址方式， A：形式地址字段，给出寻址所需的形式地址信息。

（2）该指令直接寻址下有效地址为6位，所以寻址范围为26，也即64字。

（3）一次间址下，寻找到的有效地址等于存储字长，为16位，寻址范围为 216=64K字。多次间址下，为区分找到的是不是有效地址，需要占去存储字的高位，所以有效地址为15位，寻址范围为215=32K字。

（4）立即数为6位，通常为补码表示的有符号数，其范围为-32——+31。但如果表示的为无符号立即数，其范围为0——63。

（5）相对寻址时，形式地址部分就是位移量，用补码表示，其范围为-32——+31。

（6）在上述六种寻址方式中，执行时间最短的为立即寻址，其不需要访存；最长的为间接寻址，执行中需要两次访存；相对寻址便于程序浮动；变址寻址适合于处理数组问题。 （7）寻址范围扩大到4M，需要地址位数为22位，可采用双字长指令格式：

此时，地址位数为6+16=22位。

（8）主存容量为4M×16位，访存地址需22位才能到主存任一位置。转移指令常采用直接寻址或相对寻址跳转，直接寻址下可采用上述双字长指令格式；相对寻址下借助22位的PC，也能用单字长指令格式。 第六章作业答案（一）

2017-04-17 马辉 安阳师院mh 第六章布置了两次作业，第一次关于数据表示。 第一次：P290 6.9、6.12 9题：

9BH：转化为二进制形式：1001 1011，最高1位为符号位。

理解为原码，其对应真值为：-001 1011，即-27

理解为补码，其对应真值为：-110 0101，即-101

理解为反码，其对应真值为：-110 0100，即-100

理解为移码，其对应真值为：+001 1011，即+27

理解为无符号数，其对应真值为：1001 1011，即155

FFH：转化为二进制形式：1111 1111，最高1位为符号位。

理解为原码，其对应真值为：-111 1111，即-127

理解为补码，其对应真值为：-000 0001，即-1

理解为反码，其对应真值为：-000 0000，即-0

理解为移码，其对应真值为：+111 1111，即+127

理解为无符号数，其对应真值为：1111 1111，即255 12题：

7.375：直接转化为二进制表示为111.011

（整数部分，小数部分分别转化，方法分别为除2取余和乘2取整） 向浮点表示转化为：+0.111 011乘于2的+11（3）次方

阶码、尾数按要求补足位数为： +0.111 011 0000乘于2的+0011次方 （1）阶码、尾数均为原码，表示为： 0 0011 0 111 011 0000 （2）阶码、尾数均为补码，表示为： 0 0011 0 111 011 0000 （3）阶码为移码，尾数为补码，表示为：

1 0011 0 111 011 0000 -86.5：直接转化为二进制表示为-101 0110.1

向浮点表示转化为：-0.101 01101乘于2的+111（7）次方

阶码、尾数按要求补足位数为： -0.101 011 0100乘于2的+0111次方 （1）阶码、尾数均为原码，表示为： 0 0111 1 101 011 0100 （2）阶码、尾数均为补码，表示为： 0 0111 1 010 100 1100 （3）阶码为移码，尾数为补码，表示为：

1 0111 1 010 100 1100 第六章作业答案（二）

2017-04-18 马辉 安阳师院mh 第六章布置了两次作业，第二次关于数据运算。 第二次：P291 6.19；P292 6.27 19题： （3） A=-（3/16）

转化为二进制为：-0.0011 补足位数为：-0.0011000 其8位补码表示为：1 1101000 B=9/32

转化为二进制为：+0.01001 补足位数为：+0.0100100 其8位补码表示为：0 0100100 采用双符号位补码计算：

结果符号位为00，结果不溢出 A+B的补码为0 0001100 A+B=+0.0001100，即+3/32。

（4） A=-87

转化为二进制为：-1010111 其8位补码表示为：1 0101001 B=53

转化为二进制为：+110101 补足位数为：+0110101 其8位补码表示为：0 0110101 -B的补码为：1 1001011 采用双符号位补码计算：

结果符号位为10，结果负溢出。 27题：

3.3125转化为二进制：+11.0101 向浮点表示转化为：+0.110101乘于2的+10（2）次方

补足位数为+0.110101乘于2的+010次方

阶码、尾数均用双符号补码表示为： 00 010 00 110101 6.125转化为二进制：+110.001 向浮点表示转化为：+0.110001乘于2的+11（3）次方

补足位数为+0.110001乘于2的+011次方

阶码、尾数均用双符号补码表示为： 00 011 00 110001

计算结果补码表示为：

00 100 00 100110 即：+0.100110乘于2的4次方，为9.5