计算机组成原理习题(1)

.

1 字符信息是符号数据，属于处理（ 非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCII ）码。

2 根据操作数所在位置指出其寻址方式：操作数在指令中，为___立即_______寻址方式，操作数地址在指令中，为___直接__________寻址方式。 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（时间 ）并行技术。

4 CPU从内存取出一条指令并执行该指令的时间称为（ 指令周期 ），它常用若干个（ CPU周期 ）来表示。

5 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（ 汇编语言 ）级、（ 高级语言 ）级。

6 十进制数在计算机内有两种表示形式：（ 字符串 ）形式和（ 压缩的十进制数串 ）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。

7 一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ 纯小数 ）和（ 纯整数 ）两种表示方法。

8 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即 （ cache ）、（ 主存 ）、（ 外存 ）。

9 一个较完善的指令系统，应当有（ 数据处理 ）、（ 程序控制 ）、（ 数据传送 ）、（ 数据存储 ）四大类指令。

10 CPU中保存当前正在执行的指令的寄存器是（ 指令寄存器 ），指示下一条指令地址的寄存器是（ 程序计数器 ），保存算术逻辑运算结果的寄存器是（ 数据缓冲寄冲器 ）和（ 通用寄存器 ）。

11 在计算机术语中，将ALU控制器和（内存 ）存储器合在一起称为（主机 ）。

12 数的真值变成机器码时有四种表示方法，即（ 原码 ）表示法，（ 反码 ）表示法，（ 补码 ）表示法，（ 移码 ）表示法。

13 广泛使用的（ SRAM ）和（ DRAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。

14 反映主存速度指标的三个术语是存取时间、（ 存储周期 ）和（ 存储器带宽 ）。

15 CPU从（ 内存 ）取出一条指令并执行这条指令的时间和称为（ 指令周期 ）。

16 RISC指令系统的最大特点是：只有（ 取数 ）指令和（ 存数 ）指令访问存储器。

17 直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字的（ 输入编码 ）、（ 汉字内码 ）和（ 字模码 ）三种不同用途的编码。

18. 形成操作数或指令地址的方式，称为___寻址方式__________。

19 主存储器的技术指标有（ 存储容量 ），（ 存取时间 ），（ 存储周期 ），（ 存储器带宽 ）。

精品

.

20 高速缓冲存储器与主存储器之间的地址映射方式有三种：（ 全相联 ）、（ 直接 ）、（ 组相联 ）。 21 CPU从主存取出一条指令并执行该指令的时间叫（ 指令周

期 ），它通常包含若干个（ 机器周期 ），而后者又包含若干个（ 时钟周期 ）。

22 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ 总线 ）。就其所传送信息的性质而言，在公共通路上传送的信息包括（ 地址 ）、（ 控制信息 ）、（ 数据 ）。

23 机器指令对四种类型的数据进行操作。这四种数据类型包括（ 地址 ）型数据、（ 数值 ）型数据、（ 字符 ）型数据、（ 逻辑 ）型数据。

24 CPU中保存当前正在执行的指令的寄存器是（ 指令寄存器 ），指示下一条指令地址的寄存器是（ 程序寄存器 ），保存算术逻辑运算结果的寄存器是（ 数据缓冲寄冲器 ）和（ 通用寄存器 ）。

25. 指令格式是指令字用二进制代码表示的结构形式，通常由_操作码字段_______和__地址码字段_____组成。

26. 在硬布线控制器中，时序信号采用主状态周期、节拍电位、节拍脉 三级体制。

27. 在微程序控制器中，一般采用较简单的（ 节拍电位 ）、（节拍脉冲 ）二级时序体制。

28. CPU是计算机的中央处理部件，具有___指令控制______、____操作控制______、____时间控制______和__数据加工_________的功能。

29 浮点加、减法运算的步骤是（ 0操作数处理 ）、（比较阶码大小并完成对阶 ）、（尾数求和运算 ）、（ 结果规格化 ）、（ 舍入处理 ）。

三、简答题

1. 指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。

在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，

在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。

2. 存储系统中加入cache存储器的目的是什么？cache的工作原理。 目的是为了解决CPU和主存之间速度不匹配的问题。当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在cache中，是，此字立即传送给CPU。否，则用主存读周期把此字从主存读出送到CPU，同时，把含有这个字的整个数据块从主存读出送到cache中。 3. 试简述微程序控制器的核心部件？以及其工作原理。 微程序控制器的核心部件是控制存储器

将机器指令的操作分解为若干个更基本的微操作序列，并将有关的控制信息以微码形式编成微指令，存入控制存储器中。每条机器指令与一段微程序相对应，取出微指令就产生相应的微指令，从而实现机器指令要求的信息传送和加工。

精品

.

4. 存储系统一般由哪三级组成？分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。

主存：存放需要cpu运行的程序和数据，速度较快，容量较大。

Cache：存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小（1)

外存：存放需联机保存但暂不执行的程序和数据，容量很大而且较慢。 5. 简述时钟周期、机器周期、指令周期之间的关系。

指令周期 :取出并执行一条指令的时间。

机器周期 :又称CPU周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。

时钟周期: 通常称为节拍脉冲或T周期。处理操作的最基本单位，即CPU主频。

三者的关系：指令周期通常用若干个机器周期表示，而机器周期又包含若干个时钟周期。

6. 简要指出组合逻辑硬布线控制器和微程序控制器的相同与不同之处。

在组合逻辑硬布线和微程序控制下指令的执行流程相同。从结构组成上看，组和逻辑主要有时序信号产生器和节拍发生器；微程序控制器主要有控制存储器，微指令寄存器和地址转移逻辑组成。控制指令执行的流程看；组合逻辑是通过节拍发生器的不同状态组合来控制指令执行的流程；微程序控制主要是通过在控制存储器中找出该指令所对应的每条微指令，从而执行指令。 7. 什么是总线？一个单处理器系统中的总线可分为哪几类？

总线是构成计算机系统的互联机构，是多个系统功能部件进行数据传送的公共通路。三类： 内部总线，系统总线，I/O总线。 8. 简述中央处理器中控制器和运算器的主要功能。

1）从指令cache中取出一条指令，并指出下一条指令在指令cache中的位置。 2）对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作。 3）指挥并控制CPU，数据cache和输入\\输出设备之间数据流动的方向 运算器：1）执行所有的算术运算

2)执行所有的逻辑运算，并进行逻辑测试。 9. I/O接口是什么？简述I/O接口的基本功能。

I/O接口是指CPU，主存和外围设备之间通过系统总线进行连接的标准化逻辑部件。I/O接口在它动态的连接两个部件之间起着“转换器”的作用。以便实现彼此之间的信息传送。 功能如下：控制 缓冲 状态 转换 整理 程序中断 10.一种二地址RS型指令的结构如下所示：

6位

4位

1位

2位

16位

精品

.

OP -- 通用寄存器 I X 偏移量D 其中I为间接寻址标志位，X为寻址模式字段，D为偏移量字段。通过I,X,D的组合，可构成如表所示的寻址方式。请写出寻址方式。 寻址方式 （1） （2） （3） （4） （5） （6） I 0 0 0 1 1 0 X 00 01 10 11 00 11 有效地址E算法 E=D E=(PC)±D E=(R2) ±D E=(R3) E=(D) E=(R1) ±D PC为程序计数器 R2为变址寄存器 R1为基址寄存器 说明 解：(1).直接寻址，操作数在有效地址E=D的存储单元中 (2).相对寻址 (3).变址寻址，操作数在E=(RX) + D的存储单元中 (4).寄存器间接寻址，通用寄存器的内容指明操作数在主存中的地址 (5).间接寻址，用偏移量做地址访主存得到操作数的地址指示器，再按地址指 示器访主存的操作数，因此间接寻址需两次访问主存. (6).基址寻址，操作数在E=(Rb) + D 的存储单元中. 11.CPU中有哪几类主要寄存器，用一句话回答其功能。

答：A.数据缓冲寄存器(DR)B.指令寄存器(IR)C.程序计数器(PC)D.数据地址 寄存器(AR)E.通用寄存器(R0～R3)F.状态字寄存器(PSW)

功能：执行指令、操作、时间的控制以及数据加工。

五、分析题（12分）

参见图1，这是一个二维中断系统，请问：

① 在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。

② 若CPU现执行设备C的中断服务程序，IM2，IM1，IM0的状态是什么？如果CPU执行设备H的中断服务程序，IM2，IM1，IM0的状态又是什么？

③ 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？

④ 若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？

精品

.

解： （1）

在中断情况下，CPU的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU

（2） 执行设备B的中断服务程序时IM0IM1IM2=111；执行设备D的中断服务程序时

IM0IM1IM2=011。 （3） 每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断

允许）标志清“0”，它禁止设备发出中断请求。 （4） 要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级上，使第三

级的优先级最高，即令IM3=0即可 。

六、设计题（15分）

图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。

① “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。

② 若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然后画出指令周期流程图。

精品