卷积码Viterbi译码的FPGA实现

卷积码Viterbi译码的FPGA实现

陈健;李广华

【期刊名称】《中国新通信》 【年(卷),期】2009(011)001

【摘要】本文根据卷积码编码的方式,和Viterbi译码算法,认真分析了Viterbi译码算法各部分的功能、特点.采用硬件描述语言Verilog HDL,编写了(2,1,7)卷积码的编译码程序,进行了Viterbi译码器的FPGA设计. 【总页数】3页(53-55)

【关键词】卷积码;Viterbi算法;现场可编程门阵列 【作者】陈健;李广华

【作者单位】天津工业大学,信息与通信工程学院,天津,300160;天津工业大学,信息与通信工程学院,天津,300160 【正文语种】中文 【中图分类】TN91 【相关文献】

1.基于FPGA的卷积码Viterbi编码/译码器的设计与实现 [J], 张成; 杨健 2.基于FPGA的卷积码的编/译码器实现 [J], 张梦龙; 胡艳军; 徐静; 王俊 3.基于FPGA的删除卷积码Viterbi软判决译码器的研究 [J], 熊磊; 姚冬苹; 谈振辉; 牟丹

4.一种高吞吐量QC-LDPC码译码器的FPGA实现 [C], 云飞龙; Yun Feilong; 杜锋; Du feng; 朱宏鹏; Zhu Hongpeng; 吕晶; Lv Jing 5.Turbo乘积码编译码的FPGA实现 [C], 王学东; 孙丽楠; 弥宪梅

以上内容为文献基本信息，获取文献全文请下载