第八章 半导体存储器和可编程逻辑器件
一、填空题
1、一个10位地址码、8位输出的ROM，其存储容量为 或 。 2、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有 根地址线，有 根数据读出线。
二、综合题
1、试写出图6-1所示阵列图的逻辑函数表达式和真值表，并说明其功能。
A1B1W0W1W2W3F0F1F2F3图6-1 例6-1逻辑图
2、试用256×4位的RAM扩展成1024×8位存储器。 3、下列RAM各有多少条地址线？
⑴ 512×2位 ⑵ 1K×8位 ⑶ 2K×1位 ⑷ 16K×1位 ⑸ 256×4位 ⑹ 64K×1位
4、写出由ROM所实现的逻辑函数的表达式。 (8分)
A B C
1 1 1 Y1 Y2
5、四片16×4RAM和逻辑门构成的电路如图6-7所示。试回答：
AB7AB6AB5AB4AB3AB2AB1AB0&&&A0 A1 A2A 3 16×4CSRAM0(I / O)×4 2 A3 A0 A1A4CS16×RAM1(I / O)×4A2A 3 A0 A1 16×4CSRAM2(I / O)×4A0 A1 A2A 3 16×4CSRAM3(I / O)×4地址线DB7数据线DB0图6-7 多片RAM级联逻辑图
⑴单片RAM的存储容量，扩展后的RAM总容量是多少？
⑵图6-7所示电路的扩展属位扩展，字扩展，还是位、字都有的扩展？ ⑶当地址码为00010110时，RAM0~RAM3，哪几片被选中？
6.用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数。画出存储矩阵的点阵图。
Y1?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D Y2?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D Y3?A?B?D?B?C?D Y4?B?D?B?D
7、画出实现下面双输出逻辑函数的PLD表示。
f1(A,B,C)?A B C?ABC?ABCf2(A,B,C,D)?A B C D?ABCD?A BCD?ABC D
三、简答题
1、可编程逻辑器件是如何进行分类的？
2、GAL16V8的OLMC中4个数据选择器各有多少功能？
3、ROM和RAM有什么相同和不同之处？ROM写入信息有几种方式？ 4、为什么用ROM可以实现逻辑函数式？
第八章 习题答案
一、填空题
1、28K 2、11 16 二、综合题
1、解：根据与阵列的输出为AB的最小项和阵列图中有实心点·为1，无·为0，可以写出
13
F0?W3?AB
F1?W1?W2?W3?AB?AB?AB?A?B F2?AB?AB?A?B
表6-1 真值表
A B 0 0 0 1 F0 F1 F2 F3 0 0 0 1 0 1 1 1 1 0 0 1 1 1 从上述逻辑表达式可以看出，图6-1所示阵列图实现了输
入变量A、B的四种逻辑运算：与、或、异或和与非。列出真1 1 1 1 0 0 值表如表6-1所示。
2、解：当一片RAM不能满足存储容量需要时，需要将若干片RAM组合起来，构成满足存储容量要求的存储器。RAM的扩展分为位扩展和字扩展两种。
如果一片RAM的字数满足要求，而位数不够时，应采用位扩展。字数满足要求，就是地址线满足要求。只要将若干片RAM并接起来，所有芯片的位线加起来作为扩展后的位线，便可以实现位扩展。
实现位扩展的原则是：
①多个单片RAM的I/O端并行输出，作为RAM的输出端—数据线或称位线。如两片四位RAM的I/O端并行输出，得八位RAM；
F3?W0?W1?W2?AB?AB?AB?A?B?AB
②多个单片RAM的CS端接到一起，作为RAM的片选端（多片RAM同时被选中）； ③多个单片RAM的地址端对应接到一起，作为RAM的地址输入端。
④多个单片RA3M的R/W端接到一起，作为RAM的读/写控制端（RAM的R/W读写控制端只能有一个）；
在RAM的数据位的位数足够，而字数达不到要求时，需要进行字扩展。字数增加，地址线数就得相应增加。如256×8位RAM的地址线数为8条，而1024×8位RAM的地址线数为10条。
实现字扩展的原则是：
①多个单片RAM的I/O端并接，作为RAM的I/O端（不需位扩展）；
②多个单片RAM构成字扩展之后，每次访问只能选中一片，选中哪一片，由字扩展后多出的地址线决定。多出的地址线经输出低有效的译码器译码，接至各片RAM的CS端；
③多个单片RAM的地址端对应接到一起，作为RAM的低位地址输入端。 ④多个单片RAM的R/W端接到一起，作为RAM的读/写控制端（RAM的R/W读写控制端只能有一个）；
1024×8位存储器需256×4位的芯片数
C?两片256×4位的RAM并联实现位扩展，达到8位的要求。根据2n=字数，求得1024个字的地址线数n=10，256字的存储器只有8条地址线，多余的两条地址线A9A8需要接2-4译码器输入端，译码器的输出端对应接到2片256×4位RAM的CS端，连接方式如图6-3所示。
A9译码器A9A8A0 CS2 24A0 CS1 11256×256×4A7 I/OA7 I/O总存储容量1024?8??8一片的存储容量256?4
A8地址A0总线A7数D0据总线D7A9A8A0 CS4 4256×4A0 CS3 31256×4A I/OA7 I/OA9A8A0 CS6 6256×4A0 CS5 51256×4A7 I/OA7I/OA9A8A0 CS8 8256×4A0 CS7 71256×4A7 I/OA7I/O图6-3 256×4 位RAM扩展成1024×8位存储器
3、解：
⑴ 512×2位：512=29，故有9个地址输入端。 ⑵ 1K×8位：1K=1024=210，故有10个地址输入端。 ⑶ 2K×1位：2K=2048=211，故有11个地址输入端。 ⑷ 16K×1位：16K=214，故有14个地址输入端。 ⑸ 256×4位：256=28，故有8个地址输入端。 ⑹ 64K×1位：64K=216，故有16个地址输入端。
Y2?ABC?ABC?ABC 4、 Y1?ABC?BC?ABC?ABC 5、解：
⑴ 单片RAM的容量是16×4=64个存储单元，扩展后的RAM总容量为25×8=256个存储单元。
⑵ 图6-7所示电路为位、字都有的扩展。
⑶ 当地址码为00010110时，RAM0~RAM3中的RAM2和RAM3片选端有效，因此被选中。
6、解：由题中给定的逻辑函数知
Y1?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D?W0?W5?W10?W15 Y2?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D?W2?W7?W8?W13
Y3?A?B?D?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D?W6?W4?W10?W2Y4?B?D?BD?A?B?D?A?B?D?A?B?D?A?B?D?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D?A?B?C?D?W15?W13?W7?W5?W10?W8?W2?W0由此画出实现上述逻辑函数的逻辑图如图6-8所示。
ABCD1111 W0W1 W2W3W4W5W6W7W8W9W10W11W12W13W14W15
地 与 址 门 译 阵 码 列器存 或 储 门 矩阵 阵列图 6-8 题6-9 实现逻辑函数逻辑图Y1Y2Y3Y4
7、解：根据图中给出的逻辑函数，画出PLD表示如图7-2所示。
【2024年整理】《数字电子技术》康华光习题解答第八章半导体存储器和可编程逻辑器件
