基于QUARTUS的EDA课程设计数字频率计的仿真设计

图5.3 4位10进计数器的仿真结果

图5.4 锁存器的仿真结果

图5.5 译码显示电路的仿真结果

图5.6 总体例化的仿真结果

6.设计心得

本课设给出了利用VHDL设计数字频率计的方法。比较与用芯片搭电路进行硬件实现来说是一种新的尝试,通过仿真调试到下载试验，结果都能清楚明了地显示出来,相当的快捷和方便,不同模块之间相互独立，底层模块的修改不会影响其他模块的工作，采用这种设计方法设计结构清晰，层次清楚，便于对设计进行修改。随着EDA技术的发展，CPLD/FAGA芯片的广泛应用，VHDL极显示了硬件描述语言的魅力。数字电路系统的设计变得像软件设计一样灵活，复杂的电路可以通过VHDL编程器的电路合成方式，轻易而且快速的达到要求的规格。

通过此次课程设计，使我对课本上的基础知识了解的更加透彻了。虽然，在设计中遇到过困难以及失败，但通过老师和同学们的帮助让我顺利通过了这次课程设计的验收。即使时间短了些，却激发了我对EDA方面的兴趣及爱好。我相信在不久的将来会有更大的进步。

7.参考文献

[1]马建国,孟宪元.电子设计自动化技术基础[M].:清华大学,2004. [2]王小平,立明.遗传算法[M].:交通大学,2001.

[3]吴建新.基于量程自动转换的频率计设计[J].电子元器件应用,2007. [4]曙光.可编程逻辑器件原理、开发与应用．：电子科技大学,2000.