好文档 - 专业文书写作范文服务资料分享网站

推荐-CMOS模拟集成电路设计导论实验报告 精品

天下 分享 时间: 加入收藏 我要投稿 点赞

CMOS模拟集成电路设计导论实验报告

PB05203094 2系 赵占祥

一. 实验题目

请设计一个运放,参数要求为: 增益: 60-80dB 0dB带宽: 200Mhz 相位裕度 : 60 负载 : 1p 功耗 : 15mw

二. 实验目的

学习使用Cadence电路设计工具Virtuoso,从电路图的绘制及仿真,到版图绘制及仿真、验证。

三. 实验步骤

1. 原理

我先设计了一个标准两级运放,电路图为

该运放包括三部分: a) 差分输入增益级

包括差分输入对管NM0,NM1和有源电流镜负载PM1,PM4。

差分结构对环境噪声有很强的抗干扰能力,另外增大了可得到的的最大输

出电压摆幅。还有其他一些优势。

使用电流镜做有缘负载有三个好处:

1) 在相对的、比较小的面积中,有缘负载可以得到比较大的输出阻

抗。

2) 电流镜将差分输入信号转换为单端输出信号。 3) 有助于共模抑制比CMRR的提高。

b) 源跟随器

为PM3和NM4。

从NM0漏极输出的信号输入到这一级,并通过PM3放大,NM4是PM3的有源器件负载。

源跟随器有较大的输入阻抗,可以显著提高第一级放大的增益,减小信号电平损失,起到电压缓冲器的作用。 c) 偏置电路

包括PM2,PM0,NM2,NM3。

几个管子构成了几何比例电流源,通过其宽长比来得到合适的电流值。NM3漏极电流为差分对提供电流源。

电容C0是为了保证电路有足够的相位裕度,保证闭环负反馈系统的稳

定而采用的密勒补偿结构。

2. 仿真过程

1) 设计并绘制电路图和测试电路图

在Virtuoso Schematic Editing中绘制电路图如下(先未加电容):

推荐-CMOS模拟集成电路设计导论实验报告 精品

CMOS模拟集成电路设计导论实验报告PB052030942系赵占祥一.实验题目请设计一个运放,参数要求为:增益:60-80dB0dB带宽:200Mhz相位裕度:60负载:1p功耗:15mw二.实验目的学习使用Cadence电路设计工具Virtuoso,从电路
推荐度:
点击下载文档文档为doc格式
056i81ahjz1x2cx44e354ncj33s24s019th
领取福利

微信扫码领取福利

微信扫码分享