实验一 1位全加器电路的设计
一、实验目的
1、学会利用Quartus Ⅱ软件的原理图输入方法设计简单的逻辑电路； 2、熟悉利用Quartus Ⅱ软件对设计电路进行仿真的方法； 3、理解层次化的设计方法。
二、实验内容
1、用原理图输入方法设计完成一个半加器电路。并进行编译与仿真。
2、设计一个由半加器构成1位全加器的原理图电路，并进行编译与仿真。 3、设计一个由1位全加器构成4位加法器的原理图电路，并进行编译与仿真。
三、实验步骤
1. 使用Quartus建立工程项目
从【开始】>>【程序】>>【ALtera】>>【】打开Quartus软件，界面如图1-1示。
图1-1 Quartus软件界面
在图1-1中从【File】>>【New Project Wizard...】新建工程项目，出现新建项目向导New Project Wizard 对话框如图1-2所示。该对话框说明新建工程应该完成的工作。
在图1-2中点击NEXT 进入新建项目目录、项目名称和顶层实体对话框，如图1-3 所示，顶层实体名与项目名可以不同，也可以不同。输入项目目录如E:\\0512301\\ first、工程项目名称和顶层实体名同为fadder。
图1-2 新建工程向导说明对话框
图1-3 新建工程目录、项目名、顶层实体名对话框
接着点击NEXT 进入新建添加文件对话框如图1-4所示。这里是新建工程，暂无输入文件，直接点击NEXT 进入器件选择对话框如图1-5所示。这里选择Cyclone系列的EP1C6Q240C8。
图1-4 新建添加文件对话框
图1-5器件选择对话框
点击NEXT 进入添加第三方EDA开发工具对话框如图1-6所示。
图1-6 添加第三方EDA开发工具对话框
本实验只利用Quartus集成环境开发，不使用其它EDA开发工具，直接点击NEXT 进入工程信息报告对话框如图1-7所示。点击Finish 完成新建工程项目的建立如图1-8示。
实验一1位全加器电路设计
