五、单元电路的设计
1、选手抢答电路：直接用四个复位开关接入锁存器电路，复位开关一端接高电平一端接锁存器电路输入端。
2、锁存器电路：由74ls175与四路输入与非门（74ls20）以及非门（74ls04）组成，根据74ls175真值表利用74ls175的CLK端为上升沿有效以及Q’端值的变化，当有人抢答时，74ls175对应的输出端Q’中出现低电平输出时信号时，禁止抢答，其原本为4个高电平的输出端Q’也变成三高一低，可以利用一个4输入与非门将其与非，再接一个非门后，可以与74ls175的时钟信号相与非，使得CLK端的输入信号为底电平，从而达到锁存的目的阻止其余选手的抢答，同时其输出直接接入LED灯亮电路，一旦有人抢答，对应组的LED灯亮。 74ls175真值表如下：
锁存器电路如下：
3、编码器电路：由74ls148构造，由于要求只能一组抢答成功，所以要选择只有一个输入有效的编码器，由于74ls148优先编码器具有优先编码功能，74ls148正好符合要求，其输入端接74ls175输出，输出端直接接四输入七段显示数码管，由
4
74ls148真值表可知，其接法如下图所示：
74ls148真值表如下： 输入 EI 1 0 0 0 0 0 I0 x 1 x x x x I1 x 1 x x x x I2 x 1 x x x x I3 x 1 x x x x I4 x 1 x x x 0 I5 x 1 x x 0 1 I6 x 1 x 0 1 1 I7 x 1 0 1 1 1 A2 1 1 0 0 0 0 A1 1 1 0 0 1 1 输出 A0 1 1 0 1 0 1 GS 1 1 0 1 1 1
EO 1 0 1 0 0 0 5
0 0 0 0 x x x 0 x x 0 1 x 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0
4、选手抢答组号显示数码管电路：四输入数码管直接接74ls148输出，最高位置零。
5、倒计时电路：由74ls192构成。通过74ls192的倒数功能，由1HZ信号为其DN端提供计数脉冲可以实现10秒定时倒数功能。通过74ls192真值表可知，其倒数进位端CD在倒数完成后由高电平跳变为低电平，MR端接低电平时计数，高电平时置零，所以将MR端CD端经非门相连，可实现倒数完成后停止计时，通过D0-D4可设置其计数次数，PL端接主持人复位键可实现将计数值重新设为初始值。
74ls192真值表如下： 输入 MR 1 0 0 0 × 0 1 1 UP × × 上升沿 1 DN × × D3 × d × 输出 D2 D1 D0 Q3 × × × 0 c b a d Q2 0 c Q1 0 b Q0 0 a 1 × × × 加计数 × × × 减计数 上升沿 ×
倒计时电路如下：
6
6、倒计时显示电路：由74ls48与八输入七段显示数码管连接而成。通过74ls48真值表可知，其LT端应接高电平，BI/RBO端计数时应保持为1，当输入为0，BI/RBO端口为低电平，LT为高电平，RBI端为低电平时，74ls48可以令7段显示数码管有动态灭零的效果，可利用该特点达到提示时间到的作用。输入直接接74ls192的输出，输出接八输入七段显示数码管的输入，BI/RBO端与RBI端接74ls192的减计数进位信号。
74ls48真值表如下：
倒计时显示电路接法：
7
7、时钟脉冲电路与单稳态电路：由555及相关值的电容电阻连接而成。
（1）1KHZ与1HZ时钟脉冲电路：1KHZ脉冲信号是给74ls175提供的，1HZ脉冲信号是给倒计时电路74ls192提供的，根据555多谐振荡器的频率计算公式：
1f?
(R1?2R2)Cln2可以求得1HZ的电路电阻均取47k，电容取10uf，而1KHZ电路的电阻取4.7k，电容取0.1uf。
具体接法参考《数字电子技术基础》如下图所示：
（2）1S单稳态电路：为保证蜂鸣器鸣叫时间为一秒，可以使用单稳态触发电路来
8
惠州学院四路抢答器设计报告书
