ALE为模拟通道锁存信号。当此引脚由低电平到高电平跳变时，将加到 ADDC、ADDB、ADDA引脚的数据锁存并选通相应的模拟通道。
4.ADC 0809的转换控制。ADC0809的转换时序如下图。首先给出ADC通道地址A、B和 C，它们在ALE的上升沿被锁存；然后在 ST（StartConversion）的下降沿开始转换且EOC变低；EOC变高时表示转换结束，这时令OE有效，即可读到转换结果。
图7 ADC0809时序图
4.2 D/A转换电路
4.2.1 D/A 转换的工作原理
D/A 转换有多种方法，如权电阻网络法、T形电阻网络法和开关树法，但最常见的是 T形电阻网络法。 4.2.2 D/A 转换器的主要性能指标 （1）分辨率
分辨率指 D /A 转换器所能分辨的最小量化信号的能力。这是对微小输入量变化的敏感程度的描述，一般用转换器的数字量的位数来表示。对于一个分辨率为 n 位的 DAC，它能对满刻度的 2- n倍的输入变换量做出反应。常见的分辨率有 8位、10位、12位等。 （2）建立时间
建立时间是 DAC转换速度快慢的一个重要参数，指 DAC 的数字输入有满
刻度值的变化时，输出模拟信号电压（或电流）达到满刻度值1/2LSB 时所需要的时间。对电流输出形式的DAC，建立时间是很短的；而对电压输出形式的 DAC，建立时间主要是其输出运放所需的响应时间。一般 DAC的建立时间为几个纳秒至几个微秒。
本次设计选用8位 DAC 芯片———DAC 0832
图8 DAC0832引脚图
1.技术参数
内部采用 R -2R 梯形电阻网络，片外为 20引脚双列直插式封装。 分辨率：8位。
建立时间：1μs，电流型输出。 单电源：+5～ +15 V。 低功耗：200 mW。 精度：+1 LSB。 线性误差：+0.1% 。
基准电压范围：-15～ +15 V。 2.内部结构和引脚
DAC 0832由 8位输入锁存器、8位 DAC寄存器、8位 D /A 转换电路组成，内部逻辑结构如图8所示
图9 内部逻辑结构
4.2.3 DAC 0832的工作方式
根据对 DAC 0832的输入锁存器和 DAC寄存器的不同的控制方法，DAC 0832有如下三种工作方式。 （1） 单缓冲方式
此方式控制输入寄存器和 DAC 寄存器同时跟随或锁存数据，或只控制这两个寄存器之一，而另一个接成直通方式。此方式适用于只有一路模拟量输出或几路模拟量非同步输出的情形。参考电路如下图10所示
图10 0832单缓冲方式接口
（2） 双缓冲方式
此方式分别控制输入寄存器和DAC寄存器，适用于多路D/A同时输出的情形。它使各路数据分别锁存于各输入寄存器，然后同时（相同控制信号）打开各DAC寄存器，实现同步转换。参考线路如下图11所示，程序片段如下：
图11 0832双缓冲方式接口
4.2.4 锁存器
本设计采用74LS373锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74LS373芯片。74LS373引脚图如下图所示
图12 74LS373引脚图
图13 74LS373内部逻辑图
(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);
(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.
74ls373与单片机接口： 1D~8D为8个输入端。 1Q~8Q为8个输出端。 G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。 OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门关闭，输出呈高阻状态。
在MCS-51单片机系统中，常采用74LS373作为地址锁存器使用，其连接方法如上图所示。其中输入端1D~8D接至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允许信号ALE。输出允许端OE接地，表示输出三态门一直打开。
4.3 8051扩展I/O接口设计
选择8255A与8051单片机的接口电路。 4.3.1 选择8255芯片依据
8051单片机是Intel公司的产品，而Intel公司的配套可编程I/O接口芯片的种类齐全，这就为MCS-51单片机扩展I/O接口提供了很大的方便。
Intel公司常用的外围I/O接口芯片有：
设计一个基于单片机的具有AD和DA功能的信测控装置
